计算机组成与结构分析

一、填空题1.计算机的硬件基本组成包括控制器、运算器、存储器、输入和输出等五个部分。2.计算机的软件一般分为系统软件和应用软件两大部分。3.计算机系统是一个由硬件和软件组成的多级层次结构，这通常由微程序级、一般机器级、操作系统级、汇编语言级和高级语言级等组成，在每一级上都可以进行程序设计。4.计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是电子管、晶体管、集成电路、大规模集成电路和巨大规模集成电路。1.按IEEE754规范，一个浮点数由符号位S、阶码E、尾数M三个域组成，其中阶码E的值等于指数的真值e加上一个固定偏移值。2.在进行浮点加法运算时，需要完成为零操作数检查、对阶、尾数求和、结果规格化、舍入处理和溢出处理等步骤。3.对阶时，使小阶向大阶看齐，使小阶的尾数向右移位，每右__移一位，其阶码加一，直到两数的阶码相等为止。4.提高加法器运算速度的关键是降低进位信号的传播时间。先行进位的含义是低有效位的进位信号可以直接向最高位传递。现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有单总线结构、双总线结构和三总线结构三种形式。6.浮点运算器由阶码运算器和尾数运算器组成，它们都是定点运算器。只要求能执行阶码运算器运算，而加法和减法要求能进行尾数运算器运算。7.两个BCD码相加，当结果大于9时，修正的方法是将结果加6，并产生进位输出。设有七位二进制信息码0110101，则低位增设偶校验码后的代码为01101010。1.对存储器的要求是容量大，速度快，成本低，为了解决这三方面的矛盾，计算机采用多级存储和体系结构。2.存储器的技术指标主要有存储容量、存储时间、存储周期和存储器带宽。3.CPU能直接访问由CACHE和内存，但不能直接访问外存。4.双端口存储器和多模块交叉存储器属于并行存储器结构，前者采用空间并行技术，后者采用时间并行技术。5.主存与CACHE的地址映射有全相联、直接、组相联三种方式。6.虚拟存储器指的是主存—外存，主存层次，它给用户提供了一个比实际空间大得多的虚拟地址空间。7.虚拟存储器只是一个容量非常大的存储器逻辑模型，不是任何实际的存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有物理式、段式页式和段页式三类。8.DRAM存储器的刷新一般有集中式、分散式和异步式三种方式，之所以刷新是因为有电荷泄露需要定期补充。指令系统是表征一台计算机性能的重要因素，它的格式和功能不仅直接影响到机器的硬件结构，也影响到系统软件。指令格式是指令用二进制代码和操作码表示的结构形式，指令格式由字段和地址码两字段组成。指令字长度分为单字长、半字长、双字长三种形式。形成指令地址的方式，称为指令寻址方式，有顺序寻址和跳跃寻址两种。形成操作数地址的方式，称为数据寻址方式。操作数可以放在专用寄存器、通用寄存器、内存寄存器和指令寄存器中。堆栈是一种特殊的数据寻址方式，它采用先进后出原理。按结构不同分为寄存器堆栈和存储器堆栈。7. 二地址指令中，操作数的物理位置有三种型式，分别是 寄存器-寄存器(RR)型、寄存器-存储器(RS)型和存储器-存储器(SS)型。地址码表示操作数的地址。以其数量为依据，可以将指令分为零地址指令、一地址指令、二地址指令和三地址指令等几种。1. 在单机系统中，三总线结构的计算机的总线系统由 系统总线、内存总线和I/O总线等组成。一个适配器必须有两个接口：一个是和系统总线的接口，CPU和适配器的数据交换是并行方式，二是和外设的接口，适配器和外设的数据交换是并行或串行方式。总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通道，并在争用资源和的基础上进行工作。按照总线仲裁电路的位置不同，总线仲裁分为集中仲裁和分布仲裁。PCI总线是当前流行的总线，是一个高带宽且与处理器无关的标准总线，又是至关重要的层次总线。单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总线称为内部总线；中、低速I/O设备之间互相连接的总线称为 I/O总线；同一台计算机系统内的告诉功能部件之间相互连接的总线称为 系统总线。一次总线的信息传送过程大致可以分为五个阶段，依次为请求总线、总线仲裁、寻址、信息传送和状态返回。在总线上，由一个主方向多个从方进行写操作称为广播；多个从方的数据在总线上完成AND或OR操作称为广集。磁表面存储器的主要技术指标有存储密度、存储容量、平均存取时间和数据传输率等四个部分。CRT显示器上构成图像的最小单元或图象中的一个点称为像素，磁盘记录面上的一系列同心圆称为磁道。汉字在输入时采用汉字输入编码如字形码、拼音码等，在存储时采用汉字机内码，在显示或打印时采用汉字字模编码如点阵。磁盘上访问信息的最小物理单位是记录块(扇区)。温彻斯特是一种可移动磁头的固定盘片的磁盘机。按读写性质划分，光盘可以分为只读型光盘、一次型光盘和重写型光盘三种。二、单项选择题1.计算机硬件能直接识别和执行的语言是CA．高级语言B．汇编语言C．机器语言D．符号语言2.输入、输出设备以及辅助存储器一般统称为BA．I/O系统B．外围设备C．外存储器D．执行部件3.冯·诺依曼机工作方式的基本特点是AA．按地址访问并顺序执行指令B．精确结果处理C．存储器按内部地址访问D．自动工作4.控制器、运算器和存储器合起来一般称为DA．I/O部件B．内存储器C．外存储器D．主机1.某数在计算机中用8421BCD码表示为011110001001，其真值是AA．789DB．789HC．1887DD．11110001001B若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是 B 码A．原B．补C．反D．移一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是C10000011A．-127B．-32C．-125D．-3下列数中最小的数为C存储单元是指BA．存放一个二进制信息位的存储元B．存放一个机器字的所有存储元集合C．存放一个字节的所有存储元集合D．存放两个字节的所有存储元集合2. 存储周期是指为 CA．存储器的读出时间 B．存储器的写入时间C．存储器进行连续读和写操作所允许的最短时间间隔D．存储器进行连续写操作所允许的最短时间间隔3. 相联存储器是按 C 进行寻址的存储器A．地址指定方式B．堆栈存取方式C．内容指定方式D．地址指定与堆栈存取方式结合4.交叉存储器实质上是一种A存储器，它能执行独立的读写操作A．模块式，并行，多个B．模块式，串行，多个C．整体式，并行，一个D．整体式，串行，多个5.主存储器和CPU之间增加CACHE的目的是AA．解决CPU和主存之间的速度匹配问题B．扩大主存的容量C．扩大CPU中通用寄存器的数量D．既扩大主存容量又扩大CPU通用寄存器数量6.采用虚拟存储器的主要目的是DA．提高主存储器的存取速度B．提高外存储器的存取速度C．扩大外存储器的存储空间D．扩大主存的存储空间，并能进行自动管理和调度1. 指令系统中采用不同方式的目的主要是 BA．实现存储程序和程序控制B．缩短指令长度，扩大寻址空间，提高编程灵活性C．可以直接访问外存D．提供扩展操作码的可能并降低指令译码难度2. 寄存器间接寻址方式中，操作数处在 CA．通用寄存器B．堆栈C．主存储器D．程序计数器3. 指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式，可以实现_D_A．堆栈寻址B．程序的条件转移C．程序的无条件转移 D．程序的条件转移或无条件转移4. 方式对实现程序浮动提供了支持 BA．变址寻址B．相对寻址C．间接寻址D．寄存器间接寻址单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采用CA．堆栈寻址方式 B．立即寻址方式 C．隐含寻址方式 D．间接寻址方式计算机系统的输入输出接口是C之间的交接界面。A．CPU与存储器B．存储器与外围设备C．主机与外围设备 D．CPU与系统总线在集中式总线仲裁中，B方式响应时间最快。A．菊花链B．独立请求C．计数器定时查询 D．分布作为现行PC机的主要系统总线是AA．PCI总线和ISA总线B．EISA总线和VESA总线C．ISA总线和AGP总线D．PCI总线4. 同步通信之所以比异步通信具有较高的传输速率，是因为DA．同步通信不需要应答信号且总线长度比较短B．同步通信用一个公共的时钟信号进行同步C．同步通信中，各部件存取时间比较接近D．以上各项因素的综合结果1. 计算机的外围设备是指 DA．输入/输出设备B．外存设备C．通信设备D．除主机外的其他设备2.CRT的颜色数为256色，则刷新存储器每个单元的字长应该为 BA．256位B．8位C．7位D．16位字符显示器中的VRAM用来存放AA．显示字符的ASCII码B．BCD码C．字模D．汉字内码4. 下列外存中，属于顺序存取存储器的是 CA．软盘B．硬盘C．磁带D．光盘三、简答题说明定点运算器的主要组成答：ALU，寄存器，多路选择器，移位器，数据通路等说明双符号位法检测溢出的方法答：在数据运算前将符号位照样再写一次，构成双符号位。运算后，如果双符号位状态=00，表示结果为正，无溢出；=11，表示结果为负，无溢出；=01，表示结果为负，有溢出；=10，表示结果为正，有溢出。计算机存储系统分为哪几个层次？答：计算机存储系统一般指：CPU内的寄存器、CACHE、主存、外存、后备存储器等五个层次存储保护主要包括哪几个方面？答：存储保护一般涉及存储区域保护和访问方式保护两大方面。前者主要有页表保护、键保护、环保护等方式，后者则主要考虑对主存信息使用的读、写、执行三种方式的保护。说出至少三种加速CPU和存储器之间有效传输的措施。答：主要有：1)加长存储器的字长2)采用双端口存储器3)加入CACHE4)采用多体交叉存储器1.一个比较完善的指令系统应该包括哪几类指令？数据传送指令，算术运算指令，逻辑运算指令，程序控制指令，输入/输出指令，堆栈指令，字符串指令，特权指令2.说明RISC指令系统的主要特点指令条数少，指令长度固定，指令格式、寻址方式种类少，只有取数/存数指令访问存储器说明外围设备有哪几种类型有：输入设备、输出设备、外存设备、数据通信设备、过程控制设备说明磁盘找道时间和等待时间的含义磁盘找道时间是指磁头移动到信息所在磁道所需要的时间，一般是一个平均时间值。等待时间是指磁头等待当前磁道上对应扇区的信息到达磁头下的时间，也一般是个平均时间值。四、计算与分析题将十进制数（24/512）表示成浮点规格化数，要求阶码4位（含符号），移码表示；尾数6位（含符号），用补码表示-9-9-4解：（24/512）D=（16+8）×2=11000B×2=0.11000×2阶码用补码表示为1100，用移码即0100；整个数据表示即：0010011000写出十进制数-5的IEEE754编码-9-9-4解：（24/512）D=（16+8）×2=11000B×2=0.11000×2阶码用补码表示为1100，用移码即0100；整个数据表示即：0010011000已知x和y，用变形补码计算x+y，同时指出结果是否溢出X=0.11011，y=0.00011解：由题：1)[x] 补=0.11011，[y]补=0.00011，[x+y]补=[x]补+[y]补=00.1111011011+00.0001111110用双符号位法检查，结果没有溢出，所以x+y=0.11110试用原码阵列乘法器、补码阵列乘法器、直接补码并行乘法计算x×y1)X=0.11011，y=-0.11111解：由题：[x]补=0.11011，[y] 补=1.000011)[x×y]补＝1.0010111011[x×y]原＝1.1101000101注意：求补器不作用[x×y]补＝1.0010111011用原码阵列除法器计算x÷yX=0.11000，y=-0.11111解：[q]原＝1.q1q2q3q4q5＝1.11000q＝-0.11000余数r＝(0.0000r5r6r7r8r9r10)＝0.00000110006.设阶码3位，尾数6位，按浮点运算方法，完成以下取值的[x+y]、[x-y]运算1)X=2-011-010×（-0.011110）×0.100101，y=2解：[x+y]浮=11100,1.010010即ｘ+y＝2-100×(-0.101110)[x-y]浮=11110,0.110001即ｘ-y＝2-010×0.110001设某RAM芯片，其存储容量为16K×8位，问：该芯片引出线的最小数目应该是多少？存储器芯片的地址范围是多少？解：由题：141)16K=2，所以地址线为14根，字长8位，所以数据线为8根，加上芯片片选信号CS，读信号RD，写信号WR，电源线、地线，其引出线最小数目为27根。存储器芯片的地址范围为：0000H～3FFFH。有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16）构成，设读/写周期为0.1μs，问：采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率多少？解：由题：刷新信号间隔为2ms/64=31.25μs，此即刷新信号周期设T为读/写周期，且列向16组同时进行刷新，则所需刷新时间为64T，已知T=0.1μs，则死时间率=64T/2000×100%=0.32%设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？解：顺序存储器和交叉存储器连续读出 m=4字的信息总量都是：q=64位×4=256位顺序存储器和交叉存储器连续读出 4个字所需的时间分别是：T1=mT=4×200ns=800nsT2=T+(m-1)τ=200ns+3×50=350ns顺序存储器和交叉存储器的平均存取时间分别是：T1a=T=200nsT2a=350ns/4=87.5ns7顺序存储器带宽w1=q/t1=256b/800ns=32×10(b/s)7交叉存储器带宽w2=q/t2=256b/350ns=73×10(b/s)CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200次。已知CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE主-存系统的访问效率e。解：由题：H=Nc/(Nc+Nm)=5000/5200≈0.96Ta=Tc+(1-H)×Tm=40ns+(1-0.96)×160ns=46.4nsE=Tc/Ta=40ns/46.4ns×100%=86.2%设在异步串行传输系统中，每秒可传输20个数据帧，一个数据帧包含一个起始位，7个数据位，一个奇校验位，一个结束位，试计算其波特率和比特率。波特率=（1+7+1+1）×20=200波特，比特率=20×7=140b/s设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？总线带宽=8B×60×106/5=96MB/s某显示器的分辨率为800×600，灰度级为256色，试计算为达到这一显示效果需要多少字节？所需字节数为：256色即28，每像素占8位=1字节，则800×600×B=480000B设显示器分辨率为1024×768，颜色深度3B，帧频为72Hz，计算刷新屏幕时存储器带宽是多少？所需带宽=1024×768×3B×72/s=768K×216B=162MB/s设某硬盘有20个磁头，1024个柱面，每柱面46个扇区，每扇区可记录512字节。试计算该硬盘的容量。硬盘的容量=20×46×1024×512B=460MB五、设计题某机器中，已知配有一个地址空间为0000H～3FFFH的ROM区域，现在再用一个RAM芯片（8K×8）形成40K×16的RAM区域，起始地址为6000H，假设RAM芯片有CS#和WE#信号控制端，CPU的地址总线为A15～A0，数据总线为D15～D0，控制信号为R/W#（读/写），MREQ#（访存），要求：画出地址译码方案将RAM与ROM同CPU连接解：由题：所需RAM芯片数＝(40K×16)/(8K×8)=5×2RAM存储器子系统扩展方式为字位同时扩展方式另由题意可知：ROM存储器子系统地址空间区域为0000H～3FFFH，即16K×16的区域。简单起见，假设ROM子系统由一块16K×16的ROM芯片构成。由于RAM子系统的起始地址为6000H，即与ROM子系统相隔8K的地址单元。可先作出存储系统的地址映像分析如下：5)由前述存储映像表可知：如果把扩展的存储器看成每8K一个基本单位，则ROM芯片占2个8K，每个RAM模块占一个8K，此时系统总共需要6个8K，针对8K所需要的片内地址是13位：A0～A12，如果采用3-8译码器来产生片选信号，可选用地址的A13、A14、A15三位作为译码器信号输入端，MREQ#信号控制译码器的动作，产生的八个译码器输出中，ROM芯片需要占用连续的两个输出端，且从Y0开始；每个RAM模块则只需占用一个输出端，RAM部分总共要5个，由于是从6000H开始，实际是Y3～Y7。对于RAM子系统，由于是字位同时扩展，按以下步骤进行：先考虑位向扩展：每两片RAM芯片构成一个模块，存储8K×16的信息。这两个芯片共享以下信号：A0～A12，CS，WE#，区别是一片RAM处理D0～D7的数据信息，另一片处理同地址信号的D8～D15的数据信息。再考虑用前述小模块构成字向扩展，共5个模块。模块内共享A0～A12、D0～D15和WE#以及CS信号，模块间的片选CS信号不同。对于ROM子系统，由于只有一片芯片，接A0～A13、D0～D15和OE以及CS信号即可。参考连接图示意如下：四、综合题指令格式结构如下所示，试分析指令格式及寻址方式特点。31 2423

19

0OP

I

目标寄存器

20位地址操作码：定长操作码，可表示 128条指令；操作数：双操作数，可构成RS或SS型指令，有直接、寄存器、寄存器间接寻址方式，访存范围1M，可表示16个寄存器。设某计算机数据线、地址线均是8位，有一条相对寻址的无条件转移指令存于内存的20H单元中，指令给出的位移量D=0