电磁兼容考试重点要点

电磁兼容考试重点重点电磁兼容考试重点重点10/10电磁兼容考试重点重点1、电磁兼容的看法电磁兼容(EMC是指设备或系统在所处的电磁环境中能正常工作且不对该环境中任何其余事物组成不能够承受的电磁骚扰的能力。2、电磁兼容的三因素1、存在必定的噪声源2、存在易受搅乱的敏感器件3、存在着搅乱流传路子3、PCB布局遵守的原则1、依据电路的信号流程安排各个功能电路单元的地址,使布局便于信号流通,并使信号尽可能保持一致的方向。2、以每个功能电路的核心元件为中心,围绕它来进行布局。元器件应平均、整齐、紧凑地摆列在PCB上。尽量减少和缩短各元器件之间的引线和连接。3、在高频下工作的电路,要考虑元器件之间的散布参数。一般电路应尽可能使元器件同一方向摆列。这样,不单雅观,并且装焊简单、易于批量生产。4、尽可能缩短高频元器件之间的连线,想法减少它们的散布参数和相互间的电磁搅乱。易受搅乱的元器件不能够相互挨得太近,输入和输出元器件应尽量远离。5、对于信号线,特别是高频、接口信号线,必定要防备信号线之间的耦合问题,在PCB设计早期就要考虑到它们之间的走线关系。6、某些元器件货导线之间可能有较高的电位差,应加大它们之间的距离,省得放电引出不测短路。带高压的元器件应尽量部署在调试时手不易波及的地方。7、重量高出14g的元器件,应该用支架加以固定,热敏元件应远离发热元件。8、对于电位器、可调电感线圈、可变电压器、微动开关等可调元件的布局,应考虑整机的结构要求。弱势机内调治,应放在印制板上便于调治的地方;若是机外调节,其地址要与调治旋钮在机箱面板上的地址相适应。4、PCB分层是要考虑哪些因素1、信号层,特别是高速信号层必定重要靠平面层,最好是紧靠地平面层。2、阻抗要求不严格的信号线可走微带线,重要信号线必定要走带状线,并且对于时钟、复位、敏感信号线。最好用两个地平面包围起来。3、主电源平面(板上功率最大的那种电源必定重要靠地平面,并且在地平面之下。5、PCB布线遵守的原则1、输入输出墙用的导线应尽量防备相邻长距离的平行(差分线除外,若是受密度要求的限制,则必定按3W要求做。2、印制传输线拐弯处一般走圆弧形或135度角,而直角或小角度的夹角在高频电路中会影响电气性能。3、布线时尽量防备使用大面积铜箔,若是有些器件下边必定铺铜箔,则最好用栅格状,并且要用很多过孔连到地平面上。4、印刷板传输线的最小宽度主要由导线与绝缘基板间的粘附强度以及流过它们的电流值决定,但要考虑阻抗控制和生产加工能力。5、高密度器件、小间距时期的布线,必定采纳宽度和空间极小的布线方式,最好经过球下边的孔将信号线从下边引出,才能保证较高的成品率。6、电容选择的重点ESR(等效电阻、ESL(等效电感、绝缘电阻、电介质吸取、额定电压和浪涌电压能力、工作频率等参数。7、储能电容安装的地址要注意哪些1、PCB板的电源端2、子卡、外面设备和子电路I/O接口和电源终端连线处3、功率耗资电路和元器件的周边4、输入电压连接器的最远地址5、远离直流电压输入连接器的高密元件地址6、时钟产生电路和脉动敏感器件周边8、除掉反射的端接方案:(1降低系统频率以便在另一个信号加到传输线上从前传输线的反射达到稳态;(2缩短PCB走线以便反射在短时间达到稳态;(3阻抗般配除掉反射。9、源端阻抗般配源般配端端接供给一种电路结构,使驱动器的输出阻抗和电阻走线的阻抗般配,反射系数为0.这类端接要求缓冲器阻抗与串连阻抗的和等于线的特点阻抗。10、终端般配几种般配方法的优缺点是什么1、串连般配长处:串连电阻端般配可供给较慢的上升时间,并且存在更小的节余反射及产生更小的EMI,这类端接方式有益于减少地电位颠簸,降低过冲,进而可加强信号传输质量。缺点:当TTL、CMOS器件出现在同样的网络上时,串连端接般配不是最正确的选择。当驱动散布负载时,平常不能够使用串连终端这是因为,在走线路径的中间,电压仅是电源电压的一半,在走线中间的器件直到时钟周期今后许久才能获取适合的电压值。2、并联般配长处:并联电阻端般配可用于散布负载,并且能够全吸取传输波以除掉反射。当散布负载用于走线路径的终端时,并联端接般配对总线特别适合。缺点:并联电阻端接般配最大的缺点就是额外增添电路的功耗,并且会降低噪声容限。所以,并联电阻端接法在系统设备中使用广泛,而在可搬动设备中则极少使用。3、戴维南般配长处:使用这类端接方法可圆满吸取发送的波而除掉反射,并且特别适用于总线使用。缺点:使用这类端接方法的不足之处是会增添系统的功率耗资,降低噪声的容限。4、RC网络长处:RC端接般配方法可在宣告负载及总线布线中使用,认为它全吸取发送波,能够除掉反射,并且拥有很低的直流功率耗资。缺点:RC网络端接的不足是它将特别高速的信号速率降低,其余,RC电路的时间常数会致使电路中存在反射。所以,对于高频、快速上升沿的信号应多加考虑。5、二极管般配长处:可限制走线过程的过冲。缺点:对高速信号的频率响应11、串扰的产生和对电路的影响有哪些串扰的产生:即能量从一条线耦合到另一条线上。当导线中经过交变电流时就会产生磁场,当不同样导线产生的电磁场发生相互作用是就会产生串扰。串扰对电路的影响:当一个数字脉冲信号沿着信号线传输时、上升沿与降落沿就会在周边线上产生连续的噪声。远端噪声与驱动线路上的信号边沿同时向远端传输而近端噪声则在信号边沿产生并向近端传输。12、在设计过程中怎样减少串扰1、不限条件赞成的状况下,尽量拉大传输线间的距离;也许应该尽可能地减少相邻传输线间的平行距离,最好不幸好不同样层间走线。2、在获取同样目标特点阻抗的状况下,应该使布线层与参照平面间的介质层可能薄,这样就加大了传输线与参照平面间的耦合度,减少相邻传输线的耦合。3、对系统中重点传输线,能够改用差分线传输,以减少其余传输线对它的串扰;也能够将重点信号线夹在两个地平面层内。4、相邻两层的信号层走线方向应该垂直,尽量不要平行走线以减少层间的串扰。5、在保证信号时序的状况下,尽可能选择变换速度低的元器件,这样电场与磁场的变化速率慢一点,进而可减低串扰。6、尽量少在表层走线,因为表层线的电场耦合比中间层的要强。13、PCB走线3W原则是什么二平行走线间距离间隔必定很多于单一走线宽度的3倍14、时钟信号出问题会致使哪些问题影响时序;使时钟偏移;振铃;非线性边沿;上冲/下冲;时钟源的电源滤波;时钟驱动电路会产生EMI问题。15、时钟系统的设计布局需要注意哪些时钟晶体和相关电路应部署在

PCB的中央地址并且要有优异的地层

,而不是靠近

I/O

接口处,若是时钟信号需要经过带状电缆联到子卡或其余外面设备

,需要在内部接口部位进行端接手理

,这是介绍为点对点业务所必定进行的

,其余时钟端接对抑制射频发射很有奏效

,对供给时钟源的晶体要求只好安装在主

PCB上,不能够将时钟做成子卡,使用插座进行时钟信号的传输。16、单板电源集中式与散布式供电的优缺点集中式:长处:价格低价缺点:1、靠谱性差,一旦电压变换器出现故障,整个系统就会瘫痪。2、适应性差,系统重构周期长,成本高。3、系统的效率低,因为集中供电,整个系统的供电电流造成直流传达线上的压降很大,对低压输出特别严重。散布式:长处:1、靠谱性高,因为各部分电源比较独立,采纳冗余设计和备用电池比较简单,局部功率小,散热条件好2、适应性强,系统重组成本低。因为各部分功能独立,同一封装的模块可以有很多个功率的等级,系统设计更正不用更正电源设计。3、系统效率高,电压牢固性好。减少了低压大电流传输,线路耗资低。负载于电源距离近,减少了线路阻抗和搅乱对供电系统的影响,输出电压牢固性好。4、电磁兼容、安全性能够方便实现,并可易于设计分时启动等。5、全寿命周期开销低。固然资料成本高,电源早期的开销高,但从全寿命周期开销来看,散布式供电仍是要低价。这主要因为散布式供电每一级模块都是一个圆满的变换模块,比较于集中式供电系统,保护,扩容费用较低。缺点:电源早期的开销高。17、电源设计时一般会有哪些保护1、过流保护2、欠压警告3、缓启动(1、延时加点2、遥控各模块的开启时间4、过压保护18、接地有哪三大类1、出于设备工作需要接地;包含系统地、工作地、模拟地、数字地、功率地、系统基准地。2、出于设备安全的需要;包含安全地、保护地、设备防雷地、交流保护地、机壳地。3、出于电磁兼容的需要;包含障蔽接地、滤波接地、噪声和搅乱控制、静电接地。19、接地的方法有几种(4种1、浮地接地:设备内部工作地与外面工作地间隔断缘,系统的任何地线不经过任何形式最后接到大地上。2、单点接地:系统或设备上仅有一点接地,有时也称为表现形接地。3、多点接地:在高频电路中必定使用多点接地,并且要求每根接地线的长度小于信号波长的1/20,各线路货部件分别采纳最短的接地线并且多出进行接地。4、混杂接地20、PCB接地设计原则有哪些1、需要设置多少种地2、各种地在哪里分开货合一3、各种地经过什么器件连接21、多层电路板的设计准则(每层分别是什么层层:信号、地层、电源、信号层:信号、地层、信号、信号、电源、信号层:信号、信号、地层、信号、信号、电源、信号、信号10层:信号、地层、信号、信号、地层、电源、信号、信号、地层、信号22、什么是20H原则因磁场效应致使射频电流存在于电源和地平面的边沿处,一般被人们称之为边沿效应,特别是在高频系统上此种现象特别显然,当使用高速系统或高速时钟时,电源平面可能向空间和周边的电路耦合射频电流,为了减少这类耦合效应,要求全部的电源平面物理上比其相邻的地平面小20H。23、静电放电对元器件有哪些危害1、直接故障1、PCB上集成电路经受静电放电时,放电贿赂的电阻平常都很小,没法限制放电电流。2、静电放电还会引起IC器件的闩(shuan锁,特别是CMOS器件的闩锁。不用背《闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区组成的n-p-n-p结构产生的,当此中一个三极管正偏时,就会组成正反响形成闩锁》3、致使芯片驱动电源产生反向驱动。2、暗藏故障对某些集成电路,固然PN结收到静电放电的损害,但电路参数的退化其实不显然,只给电路留下了隐患,使该电路在今后的加电工作中,参数退化渐渐加重。24、在设计连接器在选择设计时为防备电磁搅乱时应遵守哪4个原则(1在信号连接器中使用更多的接地端,使每一根信号线都和接地端相邻,以