单片机数据存储空间分配

单片机数据存储空间分配单片机数据存储空间分配单片机数据存储空间分配V:1.0精细整理，仅供参考单片机数据存储空间分配日期：20xx年X月单片机数据存储空间分配

日期:2007-03-2010:391、

data区空间小,所以只有频繁用到或对运算速度要求很高的变量才放到data区内,比如for循环中的计数值。2、

data区内最好放局部变量。因为局部变量的空间是可以覆盖的（某个函数的局部变量空间在退出该函数是就释放,由别的函数的局部变量覆盖）,可以提高内存利用率。当然静态局部变量除外,其内存使用方式与全局变量相同;3、

确保你的程序中没有未调用的函数。在KeilC里遇到未调用函数,编译器就将其认为可能是中断函数。函数里用的局部变量的空间是不释放,也就是同全局变量一样处理。这一点KeilC做得很愚蠢,但也没办法。4、

程序中遇到的逻辑标志变量可以定义到bdata中,可以大大降低内存占用空间。在51系列芯片中有16个字节位寻址区bdata,其中可以定义8*16=128个逻辑变量。定义方法是：bdatabitLedState;但位类型不能用在数组和结构体中。5、

其他不频繁用到和对运算速度要求不高的变量都放到xdata区。6、

如果想节省data空间就必须用large模式,将未定义内存位置的变量全放到xdata区。当然最好对所有变量都要指定内存类型。7、

当使用到指针时,要指定指针指向的内存类型。在C51中未定义指向内存类型的通用指针占用3个字节;而指定指向data区的指针只占1个字节;指定指向xdata区的指针占2个字节。如指针p是指向data区,则应定义为：

chardata*p;。还可指定指针本身的存放内存类型,如：chardata*xdatap;。其含义是指针p指向data区变量,而其本身存放在xdata区。查看全文|(已有0条评论)查看评论

发表评论鲜花:0朵

送鲜花

便便:0坨

扔便便单片机原理

日期:2007-03-2010:37单片机原理

随着大规模集成电路的出现及其发展，将计算的CPU、RAM、ROM、定时/计数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，因此单片机早期的含义称为单片微型计算机，直译为单片机。

一、单片机的特点：

1、具有优异的性能价格比

2、集成度高、体积小、可靠性高

3、控制功能强

4、低电压、低功耗

二、单片机的应用：

1、在智能仪器仪表中的应用：在各类仪器仪表中引入单片机，使仪器仪表智能化，提高测试的自动化程度和精度，简化仪器仪表的硬件结构，提高其性能价格比。

2、在机电一体化中的应用：机电一体化产品是指集机械、微电子技术、计算机技术于一本，具有智能化特征的电子产品。

3、在实时过程控制中的应用：用单片机实时进行数据处理和控制，使系统保持最佳工作状态，提高系统的工作效率和产品的质量。

4、在人类生活中的应用：目前国外各种家用电器已普通采用单片机代替传统的控制电路。

5、在其它方面的应用：单片机除以上各方面的应用，它还广泛应用于办公自动化领域、商业营销领域、汽车及通信、计算机外部设备、模糊控制等各领域中。

三、单片机的基本组成：

它由CPU、存储器（包括RAM和ROM）、I/O接口、定时/计数器、中断控制功能等均集成在一块芯片上，片内各功能通过内部总线相互连接起来。

1.输入/输出引脚P0、P1、P2、P3的功能：

~P0。7：P0口是一个8位漏极开路型双向I/O端口。在访问片外存储器时，它分时作低8位地址和8位双向数据总线用。在EPROM编程时，由P0输入指令字节，而在验证程序时，则输出指令字节。验证程序时，要求外接上拉电阻。P0能以吸收电流的方式驱动8个LSTTL负载。

P1.0~P1.7（1~8脚）：P1是一上带内部上拉电阻的8位双向I/O口。在EPROM编程和验证程序时，由它输入低8位地址。P1能驱动4个LSTTL负载。在8032/8052中，P1.0还相当于专用功能端T2，即定时器的计数触发输入端；P1.1还相当于专用功能端T2EX，即定时器T2的外部控制端。

~（21~28脚）：P2也是一上带内部上拉电阻的8位双向I/O口。在访问外部存储器时，由它输出高8位地址。在对EPROM编程和程序验证时，由它输入高8位地址。P2可以驱动4个LSTTL负载。

P3.0~P3.7（10~17脚）：P3也是一上带内部上拉电阻的双向I/O口。在MCS-51中，这8个引脚还用于专门的第二功能。P3能驱动4个LSTTL负载。

P3.0

RXD（串行口输入）

P3.1

TXD（串行口输出）

P3.2

INT0（外部中断0输入）

P3.3

INT1（外部中断1输入）

P3.4

T0（定时器0的外部输入）

P3.5

T1（定时器1的外部输入）

P3.6

WR（片外数据存储器写选通）

P3.7

RD（片外数据存储器读选通）

四.MCS-51的寻址方式：

1、立即寻址

如：MOV

A，#40H

2、直接寻址

如：MOVA，3AH

3、寄存器寻址

如：MOV

A，Rn

4、寄存器间接寻址

如：MOV

A，@Rn

5、基址加变址寻址

如：MOVC

A，@A+DPTR

6、相对寻址

如：SJMP

08H

7、位寻址

MOV20H，C

五.指令：

MOV：

片内RAM传送

MOVX

：片外RAM传送

MOVC：ROM传送

XCH：交换（和A交换）

SWAP：A内半字节交换

ADD：不带进位加

ADDC：带进位加

SUBB

：带进位减

INC：加1

DEC：减1

MUL：乘法

DIV：除法

DAA：调整

六.计数初值的计算

定时或计数方式下计数初值如何确定，定时器选择不同的工作方式，不同的操作模式其计数值均不相同。若设最大计数值为M,各操作模式下的M值为：

模式0：

M=213=8192

模式1：

M=216=65536

模式2：

M=28=256

模式3：

M=256，定时器T0分成2个独立的8位计数器，所以TH0、TL0的M均为256。

因为MCS-51的两个定时器均为加1计数器，当初到最大值（00H或0000H）时产生溢出，将TF位置1，可发出溢出中断，因此计数器初值X的计算式为：X=M-计数值式中的M由操作模式确定，不同的操作模式计数器的长不相同，故M值也不相同。而式中的计数值与定时器的工作方式有关。

1、计数工作方式时

计数工作方式时，计数脉冲由外部引入，是对外部冲进行计数，因此计数值根据要求确定。其计数初值：X=M-计数值

例如：某工序要求对外部脉冲信号计100次，X=M-100

2、定时工作方式时

定时工作方式时，因为计数脉冲由内部供给，是对机器周期进行计数，故计数脉冲频率为fcont=fosc×

1/12、计数周期T=1/fcont=12/fosc定时工作方式的计数初值X等于：X=M-计数值=M-t/T=M-（fosc×t）/12

式中：fosc为振荡器的振荡频率，t为要求定时的时间。

定时器有两种工作方式：即定时和计数工作方式。由TMOD的D6位和D2位选择，其中D6位选择

T1的工作方式，D2位选择T0的工作方式。=0工作在定时方式，=1工作在计数方式。并有四种操作模式：

1、模式0：13位计数器，TLi只用低5位。

2、模式1：16位计数器。

3、模式2：8位自动重装计数器，THi的值在计数中不变，TLi溢出时，THi中的值自动装入

TLi中。

4、模式3：T0分成2个独立的8位计数器，T1停止计数。

七.MCS-51有5个中断源，可分为2个中断优先级，即高优先级和低优先级，

中断自然优先级：

外部中断0

定时器0中断

外部中断1

定时器1中断

串行口中断

定时器2中断

（1）同级或高优先级的中断正在进行中；

（2）现在的机器周期还不是执行指令的最后一上机器周期，即正在执行的指令还没完成前不响应任何中断；

（3）正在执行的是中断返回指令RET1或是访问专用寄存器IE或IP的指令，换而言之，在RETI

或者读写IE或IP之后，不会马上响应中断请求，至少要在执行其它一要指令之扣才会响应。

（一）CPU响应中断的条件有：

（1）有中断源发出中断请求；

（2）中断总允许位EA=1，即CPU开中断；

（3）申请中断的中断源的中断允许位为1，即没有被屏蔽。

（二）串行口工作方式及帧格式：

MCS-51单片机串行口可以通过软件设置四种工作方式：

方式0：这种工作方式比较特殊，与常见的微型计算机的串行口不同，它又叫同步移位寄存器输出方式。在这种方式下，数据从RXD端串行输出或输入，同步信号从TXD端输出，波特率固定不变，为振荡率的1/12。该方式是以8位数据为一帧，没有起始位和停止位，先发送或接收最低位。

方式2：采用这种方式可接收或发送11位数据，以11位为一帧，比方式1增加了一个数据位，其余相同。第9个数据即D8位具有特别的用途，可以通过软件搂控制它，再加特殊功能寄存器SCON中的SM2位的配合，可使MCS-51单片机串行口适用于多机通信。方式2的波特率固定，只有两种选择，为振荡率的1/64或1/32，可由PCON的最高位选择。

方式3：方式3与方式2完全类似，唯一的区别是方式3的小组特率是可变的。而帧格式与方式2-为11位一帧。所以方式3也适合于多机通信查看全文|(已有0条评论)查看评论

发表评论鲜花:0朵

送鲜花

便便:0坨

扔便便串行接口SPI接口应用设计

日期:2006-09-3000:00使用的同步串行三线SPI接口，可以方便的连接采用SPI通信协议的外围或另一片AVR单片机，实现在短距离内的高速同步通信。ATmega128的SPI采用硬件方式实现面向字节的全双工3线同步通信，支持主机、从机和2种不同极性的SPI时序，通信速率有7种选择，主机方式的最高速率为1/2系统时钟，从机方式最高速率为1/4系统时钟。

ATmega128单片机内部的SPI接口也被用于程序存储器和数据E2PROM的编程下载和上传。但特别需要注意的是，此时SPI的MOSI和MISO接口不再对应PB2、PB3引脚，而是转换到PE0、PE1引脚上（PDI、PDO），其详见第二章中关于程序存储器的串行编程和校验部分的内容。

ATmega128的SPI为硬件接口和传输完成中断申请，所以使用SPI传输数据的有效方法是采用中断方式+数据缓存器的设计方法。在对SPI初始化时，应注意以下几点：

.正确选择和设置主机或从机，以及工作模式（极性），数据传输率；

.注意传送字节的顺序，是低位优先（LSBFirst）还是高位优先（MSBFrist）；

.正确设置MOSI和MISO接口的输入输出方向，输入引脚使用上拉电阻，可以节省总线上的吊高电阻。下面一段是SPI主机方式连续发送（接收）字节的例程：#defineSIZE100unsignedcharSPI_rx_buff[SIZE];unsignedcharSPI_tx_buff[SIZE];unsignedcharrx_wr_index,rx_rd_index,rx_counter,rx_buffer_overflow;unsignedchartx_wr_index,tx_rd_index,tx_counter;#pragmainterrupt_handlerspi_stc_isr:18voidspi_stc_isr(void){

SPI_rx_buff[rx_wr_index]=SPDR;

鲜花:0朵

送鲜花

便便:0坨

扔便便AT24c256读写

日期:2006-06-1000:00/*以下为AT24C01～AT24C256的读写程序，各人可根据自己的需要应用。在buf1中填入需要写入的内容，buf2的大小可根据需要定义。addr可根据使用的芯片选择，可从任何位置读写，只要在该芯片的范围内。enumer=ATxxx，根据使用的芯片赋值。各函数中的形式参数不需改变。本程序只要在调用的程序中定义实际参数即可，下述各子程序不必改动。*/#include<>#include<>#include\"\"#define

ERROR10

果容量大于32K位，使用16位地址寻址，写入高八位地址

if(RecAck())

continue;

}

Send((unsignedchar)Addr);/*

向IIC总线写数据

*/

if(RecAck())

continue;/*

如写正确结束本次循环

*/

if(!(Control&0x01))

鲜花:0朵

送鲜花

便便:0坨

扔便便串口通讯

日期:2006-05-2900:00#include\"\"鲜花:0朵

送鲜花

便便:0坨

扔便便华方卓越

日期:2006-04-0100:00查看全文|(已有0条评论)查看评论

发表评论鲜花:0朵

送鲜花

便便:0坨

扔便便FPGA设计的四种常用思想与技巧

日期:2006-04-0100:00FPGA设计的四种常用思想与技巧[日期：2005-11-14]来源：《电子工程专辑》

作者：王诚吴蕾[字体：大中小]

本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。

FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意，如果能有意识地利用这些原则指导日后的设计工作，将取得事半功倍的效果！乒乓操作

“乒乓操作”是一个常常应用于数据流控制的处理技巧，典型的乒乓操作方法如图1所示。

乒乓操作的处理流程为：输入数据流通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO等。在第一个缓冲周期，将输入的数据流缓存到“数据缓冲模块1”；在第2个缓冲周期，通过“输入数据选择单元”的切换，将输入的数据流缓存到“数据缓冲模块2”，同时将“数据缓冲模块1”缓存的第1个周期数据通过“输入数据选择单元”的选择，送到“数据流运算处理模块”进行运算处理；在第3个缓冲周期通过“输入数据选择单元”的再次切换，将输入的数据流缓存到“数据缓冲模块1”，同时将“数据缓冲模块2”缓存的第2个周期的数据通过“输入数据选择单元”切换，送到“数据流运算处理模块”进行运算处理。如此循环。

乒乓操作的最大特点是通过“输入数据选择单元”和“输出数据选择单元”按节拍、相互配合的切换，将经过缓冲的数据流没有停顿地送到“数据流运算处理模块”进行运算与处理。把乒乓操作模块当做一个整体，站在这个模块的两端看数据，输入数据流和输出数据流都是连续不断的，没有任何停顿，因此非常适合对数据流进行流水线式处理。所以乒乓操作常常应用于流水线式算法，完成数据的无缝缓冲与处理。

乒乓操作的第二个优点是可以节约缓冲区空间。比如在WCDMA基带应用中，1个帧是由15个时隙组成的，有时需要将1整帧的数据延时一个时隙后处理，比较直接的办法是将这帧数据缓存起来，然后延时1个时隙进行处理。这时缓冲区的长度是1整帧数据长，假设数据速率是，1帧长10ms，则此时需要缓冲区长度是38400位。如果采用乒乓操作，只需定义两个能缓冲1个时隙数据的RAM(单口RAM即可)。当向一块RAM写数据的时候，从另一块RAM读数据，然后送到处理单元处理，此时每块RAM的容量仅需2560位即可，2块RAM加起来也只有5120位的容量。

另外，巧妙运用乒乓操作还可以达到用低速模块处理高速数据流的效果。如图2所示，数据缓冲模块采用了双口RAM，并在DPRAM后引入了一级数据预处理模块，这个数据预处理可以根据需要的各种数据运算，比如在WCDMA设计中，对输入数据流的解扩、解扰、去旋转等。假设端口A的输入数据流的速率为100Mbps，乒乓操作的缓冲周期是10ms。以下分析各个节点端口的数据速率。

A端口处输入数据流速率为100Mbps，在第1个缓冲周期10ms内，通过“输入数据选择单元”，从B1到达DPRAM1。B1的数据速率也是100Mbps，DPRAM1要在10ms内写入1Mb数据。同理，在第2个10ms，数据流被切换到DPRAM2，端口B2的数据速率也是100Mbps，DPRAM2在第2个10ms被写入1Mb数据。在第3个10ms，数据流又切换到DPRAM1，DPRAM1被写入1Mb数据。

仔细分析就会发现到第3个缓冲周期时，留给DPRAM1读取数据并送到“数据预处理模块1”的时间一共是20ms。有的工程师困惑于DPRAM1的读数时间为什么是20ms，这个时间是这样得来的：首先，在在第2个缓冲周期向DPRAM2写数据的10ms内，DPRAM1可以进行读操作；另外，在第1个缓冲周期的第5ms起(绝对时间为5ms时刻)，DPRAM1就可以一边向500K以后的地址写数据，一边从地址0读数，到达10ms时，DPRAM1刚好写完了1Mb数据，并且读了500K数据，这个缓冲时间内DPRAM1读了5ms；在第3个缓冲周期的第5ms起(绝对时间为35ms时刻)，同理可以一边向500K以后的地址写数据一边从地址0读数，又读取了5个ms，所以截止DPRAM1第一个周期存入的数据被完全覆盖以前，DPRAM1最多可以读取20ms时间，而所需读取的数据为1Mb，所以端口C1的数据速率为：1Mb/20ms=50Mbps。因此，“数据预处理模块1”的最低数据吞吐能力也仅仅要求为50Mbps。同理，“数据预处理模块2”的最低数据吞吐能力也仅仅要求为50Mbps。换言之，通过乒乓操作，“数据预处理模块”的时序压力减轻了，所要求的数据处理速率仅仅为输入数据速率的1/2。

通过乒乓操作实现低速模块处理高速数据的实质是：通过DPRAM这种缓存单元实现了数据流的串并转换，并行用“数据预处理模块1”和“数据预处理模块2”处理分流的数据，是面积与速度互换原则的体现！串并转换设计技巧

串并转换是FPGA设计的一个重要技巧，它是数据流处理的常用手段，也是面积与速度互换思想的直接体现。串并转换的实现方法多种多样，根据数据的排序和数量的要求，可以选用寄存器、RAM等实现。前面在乒乓操作的图例中，就是通过DPRAM实现了数据流的串并转换，而且由于使用了DPRAM，数据的缓冲区可以开得很大，对于数量比较小的设计可以采用寄存器完成串并转换。如无特殊需求，应该用同步时序设计完成串并之间的转换。比如数据从串行到并行，数据排列顺序是高位在前，可以用下面的编码实现：prl_temp<={prl_temp,srl_in};

其中，prl_temp是并行输出缓存寄存器，srl_in是串行数据输入。对于排列顺序有规定的串并转换，可以用case语句判断实现。对于复杂的串并转换，还可以用状态机实现。串并转换的方法比较简单，在此不必赘述。流水线操作设计思想

首先需要声明的是，这里所讲述的流水线是指一种处理流程和顺序操作的设计思想，并非FPGA、ASIC设计中优化时序所用的“Pipelining”。

流水线处理是高速设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。

流水线设计的结构示意图如图3所示。其基本结构为：将适当划分的n个操作步骤单流向串联起来。流水线操作的最大特点和要求是，数据流在各个步骤的处理从时间上看是连续的，如果将每个操作步骤简化假设为通过一个D触发器(就是用寄存器打一个节拍)，那么流水线操作就类似一个移位寄存器组，数据流依次流经D触发器，完成每个步骤的操作。流水线设计时序如图4所示。

流水线设计的一个关键在于整个设计时序的合理安排，要求每个操作步骤的划分合理。如果前级操作时间恰好等于后级的操作时间，设计最为简单，前级的输出直接汇入后级的输入即可；如果前级操作时间大于后级的操作时间，则需要对前级的输出数据适当缓存才能汇入到后级输入端；如果前级操作时间恰好小于后级的操作时间，则必须通过复制逻辑，将数据流分流，或者在前级对数据采用存储、后处理方式，否则会造成后级数据溢出。

在WCDMA设计中经常使用到流水线处理的方法，如RAKE接收机、搜索器、前导捕获等。流水线处理方式之所以频率较高，是因为复制了处理模块，它是面积换取速度思想的又一种具体体现。数据接口的同步方法

数据接口的同步是FPGA/CPLD设计的一个常见问题，也是一个重点和难点，很多设计不稳定都是源于数据接口的同步有问题。

在电路图设计阶段，一些工程师手工加入BUFT或者非门调整数据延迟，从而保证本级模块的时钟对上级模块数据的建立、保持时间要求。还有一些工程师为了有稳定的采样，生成了很多相差90度的时钟信号，时而用正沿打一下数据，时而用负沿打一下数据，用以调整数据的采样位置。这两种做法都十分不可取，因为一旦芯片更新换代或者移植到其它芯片组的芯片上，采样实现必须从新设计。而且，这两种做法造成电路实现的余量不够，一旦外界条件变换(比如温度升高)，采样时序就有可能完全紊乱，造成电路瘫痪。

下面简单介绍几种不同情况下数据接口的同步方法：1.输入、输出的延时(芯片间、PCB布线、一些驱动接口元件的延时等)不可测，或者有可能变动的条件下，如何完成数据同步

对于数据的延迟不可测或变动，就需要建立同步机制，可以用一个同步使能或同步指示信号。另外，使数据通过RAM或者FIFO的存取，也可以达到数据同步目的。

把数据存放在RAM或FIFO的方法如下：将上级芯片提供的数据随路时钟作为写信号，将数据写入RAM或者FIFO，然后使用本级的采样时钟(一般是数据处理的主时钟)将数据读出来即可。这种做法的关键是数据写入RAM或者FIFO要可靠，如果使用同步RAM或者FIFO，就要求应该有一个与数据相对延迟关系固定的随路指示信号，这个信号可以是数据的有效指示，也可以是上级模块将数据打出来的时钟。对于慢速数据，也可以采样异步RAM或者FIFO，但是不推荐这种做法。

数据是有固定格式安排的，很多重要信息在数据的起始位置，这种情况在通信系统中非常普遍。通讯系统中，很多数据是按照“帧”组织的。而由于整个系统对时钟要求很高，常常专门设计一块时钟板完成高精度时钟的产生与驱动。而数据又是有起始位置的，如何完成数据的同步，并发现数据的“头”呢

数据的同步方法完全可以采用上面的方法，采用同步指示信号，或者使用RAM、FIFO缓存一下。找到数据头的方法有两种，第一种很简单，随路传输一个数据起始位置的指示信号即可，对于有些系统，特别是异步系统，则常常在数据中插入一段同步码(比如训练序列)，接收端通过状态机检测到同步码后就能发现数据的“头”了，这种做法叫做“盲检测”。

上级数据和本级时钟是异步的，也就是说上级芯片或模块和本级芯片或模块的时钟是异步时钟域的。

前面在输入数据同步化中已经简单介绍了一个原则：如果输入数据的节拍和本级芯片的处理时钟同频，可以直接用本级芯片的主时钟对输入数据寄存器采样，完成输入数据的同步化；如果输入数据和本级芯片的处理时钟是异步的，特别是频率不匹配的时候，则只有用处理时钟对输入数据做两次寄存器采样，才能完成输入数据的同步化。需要说明的是，用寄存器对异步时钟域的数据进行两次采样，其作用是有效防止亚稳态(数据状态不稳定)的传播，使后级电路处理的数据都是有效电平。但是这种做法并不能保证两级寄存器采样后的数据是正确的电平，这种方式处理一般都会产生一定数量的错误电平数据。所以仅仅适用于对少量错误不敏感的功能单元。

为了避免异步时钟域产生错误的采样电平，一般使用RAM、FIFO缓存的方法完成异步时钟域的数据转换。最常用的缓存单元是DPRAM，在输入端口使用上级时钟写数据，在输出端口使用本级时钟读数据，这样就非常方便的完成了异步时钟域之间的数据交换。2.设计数据接口同步是否需要添加约束

建议最好添加适当的约束，特别是对于高速设计，一定要对周期、建立、保持时间等添加相应的约束。这里附加约束的作用有两点：a.提高设计的工作频率，满足接口数据同步要求。通过附加周期、建立时间、保持时间等约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率，满足接口数据同步要求。b.获得正确的时序分析报告。几乎所有的FPGA设计平台都包含静态时序分析工具，利用这类工具可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。静态时序分析工具以约束作为判断时序是否满足设计要求的标准，因此要求设计者正确输入约束，以便静态时序分析工具输出正确的时序分析报告。

Xilinx和数据接口相关的常用约束有Period、OFFSET_IN_BEFORE、OFFSET_IN_AFTER、OFFSET_OUT_BEFORE和OFFSET_OUT_AFTER等；Altera与数据接口相关的常用约束有Period、tsu、tH、tco等。查看全文|(已有0条评论)查看评论

发表评论鲜花:0朵

送鲜花

便便:0坨

扔便便约瑟夫环

日期:2006-01-0200:00#include<>#include<>typedefstructLNode

{

intnum,pwd;

structLNode*next;

}LNode,*LinkList;voidmain(){

inti,j,m,n;

<<i<<"'spassword:";

cin>>p->pwd;

p=p->next;

}

鲜花:0朵

送鲜花

便便:0坨

扔便便万年历

日期:2006-01-0200:00#include""classFirn{

intyear;

intmounth;

intday;

inthowday;public:

Firn(){howday=0;}

intIsleap(int);

intmanyday();

intIswhich();

voidshow();

voidmenu();

voidset(int,int);

voidset_one(int,int,int);};voidFirn::set(inty,intm){

year=y;

mounth=m;

day=1;}voidFirn::set_one(inty,intm,intd){

year=y;

mounth=m;

day=d;}intFirn::Isleap(intyear_1){

if(year_1%4==0&&year_1%100!=0)

return1;

else

if(year_1%400==0)

return1;

return0;}intFirn::manyday(){

intt=0;

switch(mounth)

{

case1:

t=0;howday=31;

break;

case2:

t=31;howday=28;

break;

case3:

t=31*2-3;howday=31;

break;

case4:

t=31*3-3;howday=30;

break;

case5:

t=31*4-4;howday=31;

break;

case6:

t=31*5-4;howday=30;

break;

case7:

t=31*6-5;howday=31;

break;

case8:

t=31*7-5;howday=31;

break;

case9:

t=31*8-5;howday=30;

break;

case10:

t=31*9-6;howday=31;

break;

case11:

t=31*10-6;howday=30;

break;

case12:

t=31*11-7;howday=31;

break;

}

t+=day;

returnt;}intFirn::Iswhich(){

inti,j,t=0;

j=manyday()%7;

for(i=2;i<=year;i++)

if(Isleap(i))

t++;

j=j+year-1+t;

j=j%7;

returnj;}voidFirn::show(){

cout<<"

日

一

二

三

四

五

六\n";

intk=Iswhich();

if(Isleap(year))

howday++;

intj=k;

k=1;

for(inti=0;i<j;i++)

cout<<"

";

while(k<howday+1)

{

(4);

cout<<k;

j++;k++;

if(j%7==0)

cout<<endl;

}

cout<<endl;}voidFirn::menu(){

intq;

do{

cout<<"

************\n";

cout<<"

*1

算你的生日是星期几*\n";

cout<<"

*2

万年历

*\n";

cout<<"

*0

离开

*\n";

cout<<"

************\n";

cin>>q;

switch(q){

case1:

cout<<"请输入年月日\n";

intx,y,z;

cin>>x>>y>>z;

set_one(x,y,z);

if(Iswhich()){

cout<<"\n

*********\n";

cout<<"

*你的生日是星期"<<Iswhich()<<"*\n";

cout<<"

*********\n";

}

else{

cout<<"\n

*********\n";

cout<<"

*你的生日是星期7*\n";

cout<<"

*********\n";

}

break;

case2:

cout<<"请输入年月\n";

cin>>x>>y;

set(x,y);

show();

break;

}

}

while(q);}voidmain(){

FirnD;

();}

查看全文|(已有0条评论)查看评论

发表评论鲜花:0朵

送鲜花

便便:0坨

扔便便单片机C51编程几个有用的模块

日期:2006-01-0100:00

要包含一个单片机硬件的资源头文件。各模块使用了定义在中的一些数据类型。如:BIT(bit)BYTE(unsignedchar)等，具体请参见源程序。时钟模块在单片机软件设计中,时钟是重要资源,为了充分利用时钟资源,故设计本时钟模块。本模块使用定时器0，在完成用户指定功能的同时,还能够自动处理一些其它模块中与时钟相关的信息。时钟模块由声明文件以及实现文件组成。用户应该在中定义宏TIMER_RELOAD来设定定时器0的重装载初值。推荐的定时器0的中断时间大于1毫秒。在程序的初始化阶段调用时钟模块的初始化函数InitTimerModule()之后，就可以使用时钟模块所以支持的各种功能。具体描述如下：延时：当用户需要进行一定时间的延时时，可以通过调用Delay()来进行，参数为时钟中断的次数。如时钟中断周期为1ms，想进行100ms的延时，则可以调用Delay(100)。注意：如果延时的绝对时间小于时钟中断的周期，则不能够用本方法做到延时。定时：当程序中需要使用定时功能时，如等待某外部事件，如果在一定时间内发生则继续执行，如果在这段时间内发生，则认为出现错误，转向错误处理机制。在此推荐一种编程模式，但用户可以用自己认为更合理的方式处理此类问题。这里简单说明一下关于阻塞式函数及非阻塞式函数。简单说，阻塞式函数就是当检测完成条件，如果不能够完成则等待，如：voidCheckSomething(){/Common/”/Common/”＃include“../Common/”＃include“../Common/”＃include“../Co