半导体存储器与可编程逻辑器件课件

1、第八章半导体存储器与可编程逻辑电路8.1 半导体存储器概述8.2 ROM8.3 随机存储器RAM8.4 存储器容量的扩展8.5 用存储器实现组合逻辑函数8.6 可编程逻辑器件概述8.7 通用阵列逻辑GAL8.8 现场可编程门阵列 FPGA8.1 半导体存储器概述能存储大量二值信息的器件一、一般结构形式输入/出电路I/O输入/出控制！单元数庞大！输入/输出引脚数目有限二、分类1、从存/取功能分：只读存储器(Read-Only-Memory）随机读/写（Random-Access-Memory）2、从工艺分：双极型MOS型8.2 ROM8.2.1 掩模ROM一、结构二、举例地 址数 据A1A0D3

2、D2D1D0000101011011100100111110A0An-1W0W(2n-1)D0Dm两个概念：存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0”存储器的容量：“字数 x 位数”掩模ROM的特点：出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性8.2.2 可编程ROM（PROM）总体结构与掩模ROM一样，但存储单元不同8.2.2 可编程ROM（PROM）总体结构与掩模ROM一样，但存储单元不同写入时，要使用编程器8.2.3 可擦除的可编程ROM（EPROM）总体结构与掩模ROM一样，但存储单元不同一、用紫外线擦除的PROM（UVEPROM

3、）二、电可擦除的可编程ROM（E2PROM）总体结构与掩模ROM一样，但存储单元不同三、快闪存储器（Flash Memory）为提高集成度，省去T2（选通管）改用叠栅MOS管（类似SIMOS管）8.3 随机存储器RAM8.3.1 静态随机存储器（SRAM）一、结构与工作原理二、SRAM的存储单元六管N沟道增强型MOS管8.3.2* 动态随机存储器（DRAM）动态存储单元是利用MOS管栅极电容可以存储电荷的原理8.4 存储器容量的扩展8.4.1 位扩展方式适用于每片RAM,ROM字数够用而位数不够时接法：将各片的地址线、读写线、片选线并联即可例：用八片1024 x 1位 1024 x 8位的RA

4、M8.4.2 字扩展方式适用于每片RAM,ROM位数够用而字数不够时1024 x 8RAM例：用四片256 x 8位1024 x 8位 RAM0001110110111011011111100001110110111011011111108.5 用存储器实现组合逻辑函数一、基本原理从ROM的数据表可见：若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数地 址数 据A1A0D3D2D1D0000101011011100100111110A0An-1W0W(2n-1)8.5 用存储器实现组合逻辑函数一、基本原理从ROM的数据表可见：若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑

5、函数地 址数 据A1A0D3D2D1D0000101011011100100111110地 址数 据A1A0D3D2D1D0000101011011100100111110二、举例8.6 可编程逻辑器件概述PROM的特点：地址字，一一对应，所需存储容量大信息表完全PLA针对ROM这一特点逻辑压缩W0 W1 W2 W3A0A1+Y0Y1Y2Y3PROM与阵列固定、或阵列可编程W0 W1 W2 W3A0A1+Y0Y1Y2Y3PLA 与、或阵列均可编程集成化的PLA16路输入8路输出I0I1I15“或”矩阵“与”矩阵VCC48 P项可控求反异或门【例】存储信息表输 入输 出I3 I2 I1 I0F7

6、 F6 F5 F4 F3 F2 F1 F00 0 0 00 0 0 0 0 0 0 00 0 0 10 0 0 0 0 0 0 10 0 1 00 0 0 0 0 1 0 00 0 1 10 0 0 0 1 0 0 10 1 0 00 0 0 1 0 0 0 00 1 0 10 0 1 1 1 0 0 10 1 1 00 0 0 0 0 1 0 00 1 1 10 0 1 1 0 0 0 11 0 0 00 1 0 0 0 0 0 01 0 0 10 1 0 1 0 0 0 11 0 1 00 1 0 0 0 1 0 01 0 1 10 1 0 1 0 0 0 11 1 0 00 0 0 1

7、0 0 0 01 1 0 10 0 0 0 1 0 0 11 1 1 01 1 1 0 0 1 0 01 1 1 11 1 1 0 0 0 0 1用16x8 ROM存储F0F1F2F3F4F5F6F7I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8P 15 ROM容量：与阵列8x16，或阵列 16x8，总容量256。用PLA存储将表达式逻辑压缩(化简)输 入输 出I3 I2 I1 I0F7 F6 F5 F4 F3 F2 F1 F00 0 0 00 0 0 0 0 0 0 00 0 0 10 0 0 0 0

8、0 0 10 0 1 00 0 0 0 0 1 0 00 0 1 10 0 0 0 1 0 0 10 1 0 00 0 0 1 0 0 0 00 1 0 10 0 1 1 1 0 0 10 1 1 00 0 0 0 0 1 0 00 1 1 10 0 1 1 0 0 0 11 0 0 00 1 0 0 0 0 0 01 0 0 10 1 0 1 0 0 0 11 0 1 00 1 0 0 0 1 0 01 0 1 10 1 0 1 0 0 0 11 1 0 00 0 0 1 0 0 0 01 1 0 10 0 0 0 1 0 0 11 1 1 01 1 1 0 0 1 0 01 1 1 11

9、1 1 0 0 0 0 1F0=I0F1=0F2=I1I0F3=I2I1I0+I2I1I0F4=I2I1I0+I3I2I0+I3I2I0F5=I3I2I0+I3I2I1F6=I3I2+I3I2I1F7=I3I2I1=P0=P1=P2+P3=P4+P5+P6=P5+P7=P8+P7=P7点阵图P0=I0P1=I1I0P2=I2I1I0P3=I2I1I0P4=I2I1I0P5=I3I2I0P6=I3I2I0P7=I3I2I1P8=I3I2F0=P0F2=P1F3=P2+P3F5=P5+P7F6=P8+P7F7=P7F1=0F4=P4+P5+P6PLA容量与阵列: 8x9或阵列:8x92N(输入数)

10、M(输出数)P项数总点数:144I0I1I2I3I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8P0 P1 P2 P3 P4 P5 P6 P7 P8F0F1F2F3F4F5F6F7存入信息表的PLAP0=I0P1=I1I0P2=I2I1I0P3=I2I1I0P4=I2I1I0P5=I3I2I0P6=I3I2I0P7=I3I2I1P8=I3I2F0=P0F2=P1F3=P2+P3F5=P5+P7F6=P8+P7F7=P7F1=0F4=P4+P5+P6F0F2F3F4F5F6F7F1I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8VCCPLA的特点与阵列可编

11、 ROM的译码器是完全译码器。N个输入必然有2N个字。PLA的地址译码器是非完全译码器。用户可编程形成P项(不是最小项) 。 非完全寻址。 非对应关系。 ROM中，信息表示原封不动地装入存储矩阵中。PLA中，存入存储矩阵中的内容是经过化简、压缩的，它和信息表不是一一对应的关系。PLA应用举例【例1】 由PLA和D触发器组成同时具有BCD和Gray输出的计数器 CounterBCD码Gray码CPCPBCDGrayWXYZKLMNP00000000001000100001200100001130011001114010001111501011111160110111107011111100810

12、00110009100110000BCD码控制函数：DCBADACBACBCADBABAAQQQQQQDQQQQQQQDQQQQQDQD+=+=+=DCBA76543210PPPPPPPP+=+=+=DADBDCDDDADBDCDDD QD QD QD QQAQBQCQDP0 P1 P2 P3 P4 P5 P6 P7 不要忘记画CP！用PLA和D触发器组成的同步十进制计数器 DA=QADB=QAQB+QAQBQDDC=QAQC+QBQC+QAQBQCDD=QAQD+QAQBQCQD76543210PPPPPPPP+=+=+=DADBDCDD如何通过PLA输出，而不是从触发器输出？.DQAQBQ

13、CQDZYXW具有二十进制和循环码变换功能的十进制计数器CPBCDGrayWXYZKLMNP0000000000100010000120010000113001100111401000111150101111116011011110701111110081000110009100110000【例2】由PLA和D触发器实现4位可变模数计数器 二进制计数器进位逻辑判断逻辑T=1, 继续计数; T=0,复位到0000.DA= QA DB= QBQA+QBQA DC= QCQBQA+QCQB+QCQA DD= QDQCQBQA+QDQC+QDQB+QDQA()TT)TT 计数器控制函数: T=(QAA

14、+QAA)+(QBB+QBB)+(QCC+QCC)+(QDD+QDD)4位可变模数计数器ROM PLA或阵列可编程与、或阵列都可编程， 灵活，节省码点PLA PAL工艺：简化工艺,降低成本(熔丝工艺,一次编程)结构：输入/输出公用PAL是专用词，MMI公司的产品结构PLA 与、或阵列均可编程PAL 与阵列可编程、或阵列固定W0 W1 W2 W3A0A1+Y0Y1Y2Y3W0 W1 W2 W3+A0A1Y0Y1Y2Y3PAL画图的方式:只留出可编程的与阵列,固定的或阵列用与或门互补输出封锁多余或项+.I0I1O0D QCPI7P0P1.P7D= P0+P1+P2+P7几种PLA的原理图带有反馈的

15、阵列型PALI0I1I7(I/O)0(I/O)1(I/O)7几种PLA的原理图输出三态门由P来控制的反馈阵列型PAL(局部)带有反馈的寄存器型PAL(局部)异或型PAL(局部)IIII/OQI/OQI/OECPCPE16R6型PAL产品CLKI1I2I3I4I5I6I7I8Q7Q6Q5Q4Q3Q2OE(I/O)8(I/O)116个变量,6个寄存器 32列对应16个变量,每一行是一个P项, 每个P项最多32个因子相与,每个输出变量(FF的控制函数)有8个P项相或.与阵列规模:64*32出厂时与阵列每一点都可编程,此图交叉点都是可编程的!【例】4位双向移位寄存器装入PAL16R6双向移位寄存器功能

16、表双向移位寄存器功能表 实现双向移位功能的PAL8.7 通用阵列逻辑GALPAL GAL基本逻辑结构与PAL相同，或阵列不可编程。电擦除工艺,可以重复编程. 修改设计方便,可以 重复试验。GAL每个输出接有输出宏单元OLMC , 通过对 OLMC编程,可以得到多种输出方式:寄存器输出, 组合逻辑输出等。典型GAL器件GAL16V816个输入变量,其中右侧8个在OLMC控制下,可以配置为输入或输出. 88=64行为可编程的与阵列,对应64个P项.不可编程的或阵列在OLMC内部.OLMC结构:4个数据选择器(MUX)是核心,在结构控制字的控制下,选择不同的输入,构成不同的输出结构. 书上247页4

17、种不同类型的PAL都统一到一个GAL内部,因此叫“通用阵列逻辑”. 8.8 现场可编程门阵列FPGA 一、 FPGA的基本结构 8.8.2 FPGA的编程 1.设计的输入 使用MAX+PLUSII软件支持的高级行为语言VHDL的语言结构 2编程数据的装载 首先应对管脚进行分配 例：用VHDL语言描述同步计数器。 有一个同步16进制计数器，功能表如下： 输入端 输出端clrenclkqdqcqbqa1000000不变不变不变不变01计数值加1library ieee; IEEE库 use ieee.std_logic_1164.all; 使用IEEE中的STD库use ieee.std_logi

18、c_unsigned.all; 使用IEEE中的UNSIGNED库entity count16 is 计数器count16是一个实体port(clk,clr,en:in std_logic; 输入clk,clr,en是逻辑变量 qa,qb,qc,qd: out std_logic); 输出qa,qb,qc,qd是逻辑变量end; 描述count16结束architecture RTL of count16 is 构造一个16进制计数器，构造体名为RTL signal count_4:std_logic_vector(3 downto 0); 四位计数器位数从3到0begin qa=count_4(0); 计数器中的qa是0位 qb=count_4(1); 计数器中的qb是1位 qc=count_4(2); 计数器中的qc是2位 qd=count_4(3); 计数器中的