湖南工业大学2013年电子技术课程设计-交通灯课程设计报告

1、电子技术课程设计报告（交通信号灯控制）学院（部）：电气与信息工程学院专业：电气工程及其自动化学生姓名：班级：学号：指导教师XX：X江洪2013年11月-1-目录一.设计任务和要求.2二.设计方案的选择和论证2(1)总体电路分析3(2)仿真分析7(3)仿真说明7三.电路设计计算与分析9(1)1s计时电路.9(2)25s减计数电路10(3)15s减计数电路11(4)5s减计数电路.12(5)交通灯控制电路.13四.总结及反思.141-2-.设计任务和要求设计目的掌握综合应用理论知识和中规模集成电路设计方法掌握调试及电路主要技术指标的测试方法设计任务设计一个十字路口交通灯信号控制器，要求如下：(1)

2、.十字路口设有红、黄、绿、左拐指示灯；有数字显示通行时间，以秒单位作减法计数。(2).主、支干道交替通行，主干道每次绿灯亮40S，左拐指示灯15S；支干道每次绿灯亮20S，左拐指示灯亮10S。(3).每次绿灯变左拐时，黄灯先亮5S（此时另一干道上的红灯不变），每次左拐指示变红灯时，黄灯先亮5S（此时另一干道上的红灯不变）。(4).当主、支干道任意干道出现特殊情况时，进入特殊运行状态，两干道上所有车辆都禁止通行，红灯全亮，时钟停止工作。(5).要求主、支干道通行时间及黄灯亮的时间均可在099S内任意设定。二.设计方案选择和论证某交通灯控制系统的组成框图如图1所示。状态控制器主要用于纪录十字路口交

3、通灯的工作状态，通过状态译码器分别点亮相应状态的信号灯。秒信号发生器产生整个定时系统的时基脉冲，通过减法计数器对秒脉冲减计数，达到控制每一种工作状态的持续时间。减法计数器的回零脉冲使状态控制器完成状态转换，同时状态译码器根据系统下一个工作状态决定计数器下一次减计数的初始值。减法计数器的状态由BCD译码器译码、数码管显示。在黄灯亮期间，状态译码器将秒脉冲引入红灯控制电路，使红灯闪烁。2译码，显示主干道信号灯支干道信号灯-3-减法计数器状态译码器红灯闪烁控制置数控制状态控制器秒脉冲发生器图1交通灯控制系统组成框图状态控制器设计根据设计要求，各信号灯的工作顺序流程如图2所示。信号灯四种不同的状态分别

4、用S0（主绿灯亮、支红灯亮）、S1（主黄灯亮、支红灯闪烁）、S2（主红灯亮、支绿灯亮）、S3（主红灯闪烁、支黄灯亮）表示，其状态编码及状态转换图如图3所示。主干道绿灯亮支干道红灯亮（30进制计数器减1）主干道黄灯亮支干道红灯闪烁（5进制计数器减1）主干道红灯亮支干道绿灯亮（20进制计数器减1）主干道红灯闪烁支干道黄灯亮（5进制计数器减1）图2.信号的工作顺序流程3-4-S0S1S2S31000010000100001图3.状态编码及状态转化图显然，这是一个四位二进制计数器。拟采用中规模集成计数器CD4017构成状态控制器，主、支干道上红、黄、绿信号灯的状态主要取决于状态控制器的输出状态。它们之

5、间的关系见真值表4.6.1。对于信号灯的状态，“1”示灯亮，表“0表”示灯灭。表4.6.1信号灯信号的状态状态控制器输出主干道信号灯支干道信号灯Q0Q1Q2Q3R(红)Y(黄)G(绿)r(红)y(黄)g(绿)1000001100010001010000101000010001100010根据真值表，可求出各信号灯的逻辑函数表达式为：R=Q0*Q1*(Q2Q3)r=(Q0Q1)*Q2*Q3G=Q0*Q1*Q2*Q3g=Q0*Q1Q2*Q3Y=Q0*Q1*Q2*Q3y=Q0*Q1*Q2*Q3现选择半导体发光二极管模拟交通灯，由于门电路的带灌电流的能力一般比带拉电流的能力强，要求门电路输出低电平时，

6、点亮相应的发光二极管。故状态译码器的电路组成见图5所示。（备注：此图连接不准确，只为大家参考原理）根据设计要求，当黄灯亮时，红灯应按1HZ频率闪烁。从状态译码器真值表中看出，黄灯亮时，Q1必为高电平；而红灯点亮信号与Q1无关。现利用Q1信号去控制三态门电路74LS245（或模拟开关），当Q1为高电平时，将秒信号脉冲引到驱动红灯的与非门的输入端，使红灯在黄灯亮期间闪烁；反之将其隔离，红灯信号不受黄灯信号的影响。（备注：此图连接不准确，只为大家参考原理）4-5-定时系统根据设计要求，交通灯控制系统要有一个能自动装入不同定时时间的定时器，以完成30s、20s、5s的定时任务。拟采用74LS192组成

7、定时计数器，具体设计电路在文档后面30s,20s,5s减计数电路体现。秒信号产生器产生秒信号的电路有多种形式，图6时利用555定时器组成的秒信号发生器。因为该电路输出脉冲的周期为：T0.7*(R1+2*R2)。若T=1S，令C=10f，R1=39K，则R247K。取固定电阻47K与5K的电位器相串联代替电阻R2。在调试电路时，调试电位器RP，使输出脉冲为1s。具体设计电路详见后面秒钟产生电路。4.CD4017简介十进制计数分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O0、O1、O2、O9依次出现与时钟同步的高电平，宽度等于时钟周期。CD

8、4017有10个输出端（Y0Y9）和1个进位输出端C0。每输入10个计数脉冲，C0就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。CD4017有3个输（MR、CP0和CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Y0为高电平，其余输出端（Y1Y9）均为低电平。CP0和CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由CPl端输入。设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。具体CD4017在电路连接详见后面

9、的状态控制电路。5-6-5.74LS192简介74LS192是双时钟方式的十进制可逆计数器。(bcd,二进制)。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。74ls192功能表：输入输出MRPLCPuCPdP3P2P1P0Q3Q2Q1Q01xxxxxxx000000 xxdcbadcba011xxxx加计数011xxxx减计数74192的工作原理是：当LD()=1，MR=0时，若时钟脉冲加到CPu端，且CPd=1则计数器在预置数的基

10、础上完成加计数功能，当加计数到9时，TCu端发出进位下跳变脉冲；若时钟脉冲加到CPd端，且CPu=1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，TCd端发出借位下跳变脉冲。74LS192具有下述功能：异步清零：MR=1，Q3Q2Q1Q0=0000异步置数：MR=0，PL()=0，Q3Q2Q1Q0=P3P2P1P0保持：MR=0，PL()=1，CPu=CPd=1,Q3Q2Q1Q0保持原态加计数：MR=0,PL()=1，CPu=CP，CPd=1，Q3Q2Q1Q0按加法规律计数减计数：MR=0,PL()=1，CPu=1，CPd=CP，Q3Q2Q1Q0按减法规律计数6-7-仿真电路的说明

11、与分析(1)主干路绿灯亮，支路红灯亮(2)主干路黄灯闪烁，支路红灯亮7-8-(3)支路绿灯亮，主干路红灯亮(3)支路绿灯亮，主干路黄灯闪烁8-9-三.电路设计计算与分析(1).1s脉冲发生器%08R147k8U94RCQ31SC5kV7DCR25CVC239k0.01uFD2TRNTH6G1NE555C110uF该电路由一片555定时器芯片和电阻，电容构成的多谐振荡器，设计要求为1S脉冲，所以根据周期计算公式：T0.7*(R1+2*R2)。令C=10f，R1=39K，则R247K。取固定电阻47K与5K的电位器相串联代替电阻R2。在调试电路时，调试电位器RP，使输出脉冲为1s。3端为脉冲输出端

12、。9-10-(2).25秒减计数器130-Q0G230-Q3G6430PL30-Q0D530-Q3D74LS20SW130MRSW-SPDTGGGGDDDD32103210QQQQQQQQ-0000000033333333U1U215D0Q0330-Q0G15D0Q031212D1Q130-Q1GD1Q1106106D2Q230-Q2GD2Q29797D3Q330-Q3GD3Q315UPTCU12115UPTCU12413413DNTCD30D30SDNTCD111130PLPL30PLPL141430MRMR30MRMR74LS19274LS19230-Q0D30-Q1D30-Q2D30-Q

13、3D1该电路由数码管显示模块，置数模块，清零模块和减计数模块组成。其中显示模块分别来自高位片74ls192（左边为高位片）Q0Q3和低位片74ls192Q0Q3。74ls192输出端为十进制的BCD码。置数模块由一个4输入与非门构成，其中2个端口分别连接高位片的Q0和Q3，另外2个端口连接低位片的Q0和Q3。与非门的输出连接高位片和低位片的PL端进行置数。置数初始值由D0D3给定，由于该电路为25进制减计数，所以高位片D3D0应该赋值为“0010”，低位片D3D0赋值为“0100”。当低位UP端来一个1S脉冲低位片1，最终实现24减到0的减计数。UP端的1S来自前面的1S脉冲产生电路。最后清零

14、模块则由一个电源，地和一个单刀双掷开关构成，当需要清零时将开关打在电源端，正常计数时则将开关打在地端。10-11-(3).15秒减计数920-Q0G1020-Q3G81220-Q0D1320-Q3D74LS2020PL20MRSW-SPDTGGGGDDDD32103210QQQQQQQQ-0000000022222222U4U515D0Q0320-Q0G15D0Q031212D1Q120-Q1GD1Q1106106D2Q220-Q2GD2Q29797D3Q320-Q3GD3Q315UPTCU1215UPTCU12413413DNTCD20D20SDNTCD111120PLPL20PLPL141

15、420MRMR20MRMR74LS19274LS19220-Q0D20-Q1D20-Q2D20-Q3D该电路由数码管显示模块，置数模块，清零模块和减计数模块组成。其中显示模块分别来自高位片74ls192（左边为高位片）Q0Q3和低位片74ls192Q0Q3。74ls192输出端为十进制的BCD码。置数模块由一个4输入与非门构成，其中2个端口分别连接高位片的Q0和Q3，另外2个端口连接低位片的Q0和Q3。与非门的输出连接高位片和低位片的PL端进行置数。置数初始值由D0D3给定，由于该电路为15进制减计数，所以高位片D3D0应该赋值为“0001”，低位片D3D0赋值为“0100”。当低位UP端来一

16、个1S脉冲低位片减1，最终实现14减到0的减计数。UP端的1S来自前面的1S脉冲产生电路。最后清零模块则由一个电源，地和一个单刀双掷开关构成，当需要清零时将开关打在电源端，正常计数时则将开关打在地端。11-12-(4).5秒减计数器15Q035PL5Q3274LS00SW-SPDTU65MR3210QQQQ555515D0Q0312D1Q1106D2Q297D3Q315UPTCU124135SDNTCD115PLPL145MRMR74LS1925Q05Q15Q25Q315D该电路由数码管显示模块，置数模块，清零模块和减计数模块组成。其中显示模块分别来自74ls192Q0Q3。74ls192输出

17、端为十进制的BCD码。置数模块由一个2输入与非门构成，其中2个端口分别连接在74ls192的Q0和Q3。与非门的输出连接PL端进行置数。置数初始值由D0D3给定，由于该电路为5进制减计数，所以74ls192的D3D0赋值为“0100”。当UP端来一个1S脉冲74ls192减1，最终实现4减到0的减计数。UP端的1S来自前面的1S脉冲产生电路。最后清零模块则由一个电源，地和一个单刀双掷开关构成，当需要清零时将开关打在电源端，正常计数时则将开关打在地端。12-13-(5).交通灯控制电路1R3ZRG1211Q012NQ0NQ061110S104ZRLG1GNQ174LS045174LS043497

18、4LS21Q1NQ1NQ010Q189874LS0412ZYL56NQ2Q2NQ213LED-REDLED-YELLOWLED-GREENNQ374LS04174LS21Q074LS042NQ1Q31312NQ3612ZGL4NQ25LLL74LS04NQ374LS2174LS04RYGzdr1ZZZ2zdrlG1NQ26344zdrl1LED-REDNQ3Q253174LS04ZR974LS212NQ0Q310NQ1856zdyl74LS136zdyl1S12NQ2LED-YELLOW13Q374LS044174LS21Q0NQ062zdrNQ1561312zdglQ14zdglG1Q274

19、LS1365NQ374LS041LED-GREEN74LS211S1XY230S1S11XY105SCC32110811914U831CLKCLKQ0Q0132EQ1Q1LL4Q2Q27GYQ3Q3ZZ101Q4MR30D12Q5438920D51SXY20S1SY5SC6Q6XCLK64Q75D9CC5Q85DC1174LS20Q956MRMR15MRCO1224401713llgdyzdz首先是CD4017芯片，来一个脉冲输出Q0为高电平，再来一个脉冲Q1为高电平，依次类推。当Q4为高电平时则将Q4连接到MR清零端进行清零，从而构成一个在Q0Q3的循环。其次就是通过Q0，Q1，Q2，Q3四个状态来控制交通灯的四个状态分别：主干路绿灯亮，支路红灯亮；主干路黄灯亮，支路红灯亮；主干路红灯亮，支路绿灯亮；主干路红灯亮，支路黄灯亮。Q0Q3与交通灯控制之间的控制关系的逻辑电路如上图左上角所示。最后是通过Q0，Q1，Q2，Q3四个状态来控制25s，15s，5s，5cs（支路黄灯亮）的一次运行。具体电路电路如上图左下角4个传输门。Q0，Q1，Q2，Q3用来控制传输门的通断，传输门的输入端