电子技术基础教程第12章组合逻辑电路课件

1、第12章 组合逻辑电路12.1 SSI组合逻辑电路的分析和设计 12.2 编码器 12.3 译码器 12.4 数据选择器 12.5加法器 12.6 数值比较器 12.7 MSI组合逻辑电路的分析10/14/20221第12章 组合逻辑电路12.1 SSI组合逻辑电路的分析第12章 组合逻辑电路数字电路分类：组合逻辑电路和时序逻辑电路。组合逻辑电路: 任意时刻的输出仅仅取决于当时的输入信号，而与电路原来的状态无关。 本章内容提要小规模集成电路(SSI)构成组合逻辑电路的一般分析方法和设计方法。常用组合逻辑电路的基本工作原理及常用中规模集成（MSI）组合逻辑电路的逻辑功能、使用方法和应用举例。10

2、/14/20222第12章 组合逻辑电路数字电路分类：组合逻辑电路和时序12.1.1 组合逻辑电路的分析方法1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。12.1 SSI组合逻辑电路的分析和设计 小规模集成电路是指每片在十个门以下的集成芯片。所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。10/14/2022312.1.1 组合逻辑电路的分析方法1. 分析的主要步骤如2. 举例说明组合逻辑电路的分析方法 例12-1 试分析图12-1所示电路的逻辑功能。解：第一步：由逻辑图可以写输出F的逻辑表达式为： 图12

3、-1 例12-1逻辑电路图10/14/202242. 举例说明组合逻辑电路的分析方法 例12-1 试分析 第二步：可变换为 F = AB+AC+BC 第三步：列出真值表如表12-1所示。F表12-1 例12-1真值表 第四步：确定电路的逻辑功能。 由真值表可知，三个变量输入，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。10/14/20225 第二步：可变换为F例12-2 分析图12-2（a）所示电路的逻辑功能。图12-2(a) 例12-2逻辑电路图仿真 10/14/20226例12-2 分析图12-2（a）所示电路的逻辑功能。图12- 解：为了方便写表达式，在

4、图中标注中间变量，比如F1、F2和F3。S10/14/20227 解：为了方便写表达式，在图中标注中间变量，比如F1、表12-2 例12-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表达式，将原电路图改画成图12-2（b）所示的逻辑图。图12-2（b）逻辑图仿真 10/14/20228表12-2 例12-2真值表该电路实现两个一位二进制数12.1.2 组合逻辑电路的设计方法.组合逻辑电路的设计步骤： (1)分析设计要求，设置输入输出变量并逻辑赋值； (2)列真值表； (3)写出逻辑表达式，

5、并化简； (4)画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。10/14/2022912.1.2 组合逻辑电路的设计方法.组合逻辑电路的设计2. 组合逻辑电路设计方法举例。 例12-3 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值； 输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表

6、示否定。10/14/2022102. 组合逻辑电路设计方法举例。 例12-3 一火灾 (2)列真值表； 把逻辑关系转换成数字表示形式； 表12-3 例12-3真值表 (3) 由真值表写逻辑表达式，并化简； 化简得最简式：10/14/202211 (2)列真值表； 表12-3 例12-3真值表图12-3 例12-3的逻辑电路图 (4) 画逻辑电路图： 用与非门实现，其逻辑图与例12-1相同。 如果作以下变换： 用一个与或非门加一个非门就可以实现， 其逻辑电路图如图12-3所示。10/14/202212图12-3 例12-3的逻辑电路图 (4) 画逻辑电人们为解决实践上遇到的各种逻辑问题，设计了许

7、多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路（功能模块）制造成中规模集成（MSI)的组合逻辑电路产品。比较常用的有编码器、译码器、数据选择器、加法器和数值比较器等等。学习要点：基本逻辑功能查阅元器件手册的能力应用（分析与设计MSI器件实现的电路）。 10/14/202213人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。生活中常用十进制数及文字、符号等表示事物。12.2 编码器数字电路只能以二进制信号工作。用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。实现编码的逻辑电路，称为编码器。编码器译码器10

8、/14/202214生活中常用十进制数及文字、符号等表示事物。12.2 编码器编码器M个待编码对象N位二进制代码对M个信号编码时，应如何确定代码位数N？ N位二进制代码可以表示多少个待编码信号？ 例： BCD码？对101键盘编码时，应采用几位二进制代码？十进制数09101个键4位代码？位代码10/14/202215编M个待编码对象N位二进制代码对M个信号编码时，应如何确编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N M来确定位数N。例：对101键盘编码时，采用了7位二进制代码ASCII码。27128101。目前经常使用的编码器有普通编码器和优先编码器两种。 10/14

9、/202216编码原则：N位二进制代码可以表示2N个信号，则对M个信号12.2.1 普通编码器 特点：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。 工作原理举例：三位二进制普通编码器。 图12-4 普通编码器的方框图输入：八个信号（对象）I0I7 （二值量）八个房间温度监视系统输出：三位二进制代码Y2Y1Y0又称八线三线编码器。对房间号码编码10/14/20221712.2.1 普通编码器 特点：任何时刻只允许输入一个有 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0表12-4 编码器输入输出的对应关系设输入信号为1表示请求对该输入进行编码。任何时刻只允许输入一个编

10、码请求表达式、电路图？其它输入取值组合不允许出现，为无关项。8个输入信号，共有128种输入取值组合。真值表？10/14/202218 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0I0未出现在表达式中？I0的编码是隐含的。当其它输入I1 I7无有效请求（均为0）时，电路输出I0的编码。此时无法得知I0是否提出了有效编码请求。利用无关项化简可得如下表达式：10/14/202219I0未出现在表达式中？利用无关项化简可得如下表达式：10讨论1：编码器输入输出的对应关系。输入编码信号：高电平有效（也可规定为低电平有效）输出二进制代码：原码（也可设计为反码）功能表：不完全的真值表（根据功能

11、特点拟定） I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y010/14/202220讨论1：编码器输入输出的对应关系。输入编码信号：高电平有效（讨论2：如何将09十个十进制数编为8421BCD码？输入编码信号：10个输出8421BCD码：4位功能表：请同学课后自拟。10/14/202221讨论2：如何将09十个十进制数编为8421BCD码？输12.2.2 优先编码器 特点：在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。10/14/2022

12、2212.2.2 优先编码器 特点：在优先编码器中，允表12-5 74LS148电路的功能表例：MSI八线三线优先编码器74LS148 10/14/202223表12-5 74LS148电路的功能表例：MSI八线三 74LS148的逻辑功能描述： (1) 编码输入端：逻辑符号输入端 上面均有“”号，这表示编码输入低电平有效。I0I7低电平有效允许编码，但无有效编码请求优先权最高10/14/202224 74LS148的逻辑功能描述：I0I7低电平有效允(2) 编码输出端 ：从功能表可以看出，74LS148编码器的编码输出是反码。Y2、Y1、Y0 10/14/202225(2) 编码输出端 ：从

13、功能表可以看出，74L （3） 选通输入端：只有在 = 0时，编码器才处于工作状态；而在 = 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。选通端为低电平有效。SS禁止状态工作状态10/14/202226 （3） 选通输入端：只有在 = 0时，编码器才处于允许编码，但无有效编码请求正在优先编码（4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。10/14/202227允许编码，但无有效编码请求正在（4）选通输出端YS和扩展图12-5 74LS148的逻辑符号 以上通过对74LS148编码器逻辑功能的分析，介绍了通过MSI器件逻辑功能表了解集成器件功能的方法。要求具备从逻辑功

14、能表了解器件功能的能力。 不要求记忆74LS148的功能表。10/14/202228图12-5 74LS148的逻辑符号 以上通过对74LS图12-6 用74LS148接成的16线4线优先编码器 优先权最高片(2)无有效编码请求时才允许片(1)编码编码输出的最高位编码输出为原码仿真 试对应74LS148的功能表，分析以下应用电路的逻辑功能。10/14/202229图12-6 用74LS148接成的16线4线优先编码器片(2)“有编码输入”时，禁止片(1)编码；Z31片(2)无有效编码请求时，允许片(1)编码；Z30请同学们列出该16线4线电路的功能表。10/14/202230片(2)“有编码输

15、入”时，禁止片(1)编码；Z3110/1总结要点：MSI组合逻辑电路学习要点：基本逻辑功能查阅元器件手册的能力应用（分析与设计MSI器件的应用电路）。 编码原则： M个待编码信号、 N位二进制代码，应满足关系：2N M理解编码器的功能表（注意与真值表的区别）。MSI组合逻辑器件逻辑符号的画法。10/14/202231总结要点：MSI组合逻辑电路学习要点：基本逻辑功12.3 译码器 译码： 编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。 译码器： 实现译码功能的电路。常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。二进制代码原来信息编码对象编码译码10/14/20223212

16、.3 译码器 译码： 编码的逆过程，将编码时赋予12.3.1 二进制译码器 图12-7 三位二进制译码器的方框图输入：二进制代码（N位），输出：2N个，每个输出与输入代码相对应。输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线8线译码器。10/14/20223312.3.1 二进制译码器 图12-7 三位二进制译码1. 74LS138的逻辑功能译码输入端 S为控制端，又称使能端 S=1 译码工作 S=0 禁止译码， 输出全1 输出端为便于理解功能而分析内部电路仿真 图12-8 74LS138的内部电路10/14/2022341. 74LS

17、138的逻辑功能译码输入端 S为控制端，又称表12-6 74LS138的功能表译中为0高电平有效低电平有效禁止译码译码工作10/14/202235表12-6 74LS138的功能表译中为0高电平有效低电平图12-8(b) 74LS138的逻辑符号输出低电平有效三位二进制代码使能端10/14/202236图12-8(b) 74LS138的逻辑符号输出低电平有效三74LS138的逻辑功能 三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端 ，以及三个控制端（又称使能端） 、 、 。 、 ， 是译码器的控制输入端。当 = 1、 + = 0 (即 = 1, 和 均为0)时，GS输出为高电

18、平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。S1S2S1S2S3S1S2S3S1S3S2Y0Y7S310/14/20223774LS138的逻辑功能S1S2S1S2S3S1S2S3S1 当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。 74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端 上方均有“”符号。 Y0Y710/14/202238 当译码器处于工作状态时，每输入一个二进制代码 2. 应用举例 (1)功能扩展(利用使能端实现) 图12-9 用两片74LS138译

19、码器构成4线16线译码器A3 =0时，片1工作，片2禁止 A3 =1时，片1禁止，片2工作扩展位控制使能端仿真 10/14/202239 2. 应用举例图12-9 用两片74LS138译码器构成(2) 实现组合逻辑函数F（A，B，C） 把3线8线译码器74LS138地址输入端（A2A1A0）作为逻辑函数的输入变量（ABC），译码器的每个输出端Yi都与某一个最小项mi相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。10/14/202240(2) 实现组合逻辑函数F（A，B，C） 把3线例12-4 试用74LS138译码器实现逻辑函数：解：10/14/202241例12-4 试用74L

20、S138译码器实现逻辑函数：解：10/ 因此，正确连接控制输入端使译码器处于工作状态，将 、 、 、 、经一个与非门输出，A2、A1、A0分别作为输入变量A、B、C，就可实现组合逻辑函数。 Y1YYYY图12-10例12-4电路图仿真 10/14/202242 因此，正确连接控制输入端使译码器处于工作状态12.3.2 二-十进制译码器 二十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。图12-11 74LS42译码器的逻辑符号10/14/20224312.3.2 二-十进制译码器 二十进制译码器的逻表12-7 74LS42译码器的功能表译中为0拒绝伪码10/14/202244表12-

21、7 74LS42译码器的功能表译中为0拒绝伪码1012.3.3 显示译码器在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。数字显示电路是数字设备不可缺少的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成，如图12-12所示。 10/14/20224512.3.3 显示译码器在数字测量仪表和各种数字系统中图12-12 数字显示电路的组成方框图 1. 数字显示器件 数字显示器件是用来显示数字、文字或者符号的器件，常见的有辉光数码管、荧光数码管、液晶显示器、发光二极管数码管、场致发光数字板、等离子体显

22、示板等等。本书主要讨论发光二极管数码管。 10/14/202246图12-12 数字显示电路的组成方框图 1. 数字显示器 （1）发光二极管（LE D）及其驱动方式 LED具有许多优点，它不仅有工作电压低(1.53V)、体积小、寿命长、可靠性高等优点，而且响应速度快(100ns)、亮度比较高。一般LED的工作电流选在510mA，但不允许超过最大值（通常为50mA）。 LED可以直接由门电路驱动。 10/14/202247 （1）发光二极管（LE D）及其驱动方式 LED 图（a）是输出为低电平时，LED发光，称为低电平驱动； 图（b）是输出为高电平时，LED发光，称为高电平驱动；采用高电平驱动

23、方式的TTL门最好选用OC门。 图12-13 发光二极管的驱动电路(a) 低电平驱动 (b) 高电平驱动R为限流电阻10/14/202248 图（a）是输出为低电平时，LED发光，称为低电平驱动图12-14 七段显示LED数码管(a) 外形图 (b) 共阴型 (c) 共阳型 (2) LED数码管LED数码管又称为半导体数码管，它是由多个LED按分段式封装制成的。LED数码管有两种形式：共阴型和共阳型。公共阴极公共阳极高电平驱动低电平驱动10/14/202249图12-14 七段显示LED数码管 (2) LED数LED数码管10/14/202250LED数码管10/11/202250图12-15

24、 七段数码管字形显示方式2七段显示译码器 （1）七段字形显示方式LED数码管通常采用图3-15所示的七段字形显示方式来表示0-9十个数字。10/14/202251图12-15 七段数码管字形显示方式2七段显示译码器 图12-16 74LS49的逻辑符号 （2）七段显示译码器灭灯控制端8421BCD码七段代码 七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。74LS49是一种七段显示译码器。10/14/202252图12-16 74LS49的逻辑符号 （2）七段显示表12-8 74LS49的功能表8421BCD码禁止码灭灯状态10/14/202253表12-8 7

25、4LS49的功能表8421BCD码禁止码译码输入端：D、C、B、A，为8421BCD码；七段代码输出端：a、b、c、d、e、f、g，某段输出为高电平时该段点亮，用以驱动共阴型七段显示LED数码管； 灭灯控制端：IB ，当IB = 1时，译码器处于正常译码工作状态；若IB = 0，不管D、C、B、A输入什么信号，译码器各输出端均为低电平，处于灭灯状态。利用IB信号，可以控制数码管按照要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的0等。10/14/202254译码输入端：D、C、B、A，为8421BCD码；七段图12-17 74LS49驱动LED数码管电路 图12-17是一个用七段显示译码器7

26、4LS49驱动共阴型LED数码管的实用电路。10/14/202255图12-17 74LS49驱动LED数码管电路 图12 在多路数据传送过程中，能根据需要选择其中一路数据输出的电路，叫做数据选择器(Mux)，也称为多路选择器,其作用相当于多路开关。常见的数据选择器有：四选一、八选一、十六选一电路。 12.4 数据选择器10/14/202256 在多路数据传送过程中，能根据需要选择其中一路数据输出以四选一数据选择器为例。 (1) 四选一数据选择器的逻辑电路图图12-18 4选1数据选择器电路12.4.1 数据选择器的工作原理地址输入端控制输入端数据输入端输出端10/14/202257以四选一数

27、据选择器为例。 (1) 四选一数据选择器的逻辑电(2)4选1数据选择器的功能表表12-9 4选1数据选择器的功能表输 入输 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D310/14/202258(2)4选1数据选择器的功能表表12-9 4选1数据选12.4.2 八选一数据选择器74LS151三个地址输入端A2、A1、A0，八个数据输入端D0D7，两个互补输出的数据输出端Y和Y，一个控制输入端S。图12-19 74LS151的逻辑符号 10/14/20225912.4.2 八选一数据选择器74LS151三个地址输入 表12-10 74LS151的功能表 禁止状态

28、 工作状态 10/14/202260 表12-10 74LS151的功能表 禁止状态 工作状态12.4.3 应用举例1. 功能扩展 用两片八选一数据选择器74LS151，可以构成十六选一数据选择器。试回忆用两片38线译码器74LS138实现4线16线译码器的方法。利用使能端（控制端）。10/14/20226112.4.3 应用举例1. 功能扩展 试回忆用两片3图12-20 用74LS151构成16选1数据选择器 扩展位接控制端A3 =1时，片1禁止，片2工作A3 =0时，片1工作，片2禁止 仿真 10/14/202262图12-20 用74LS151构成16选1数据选择器 扩2 实现组合逻辑函

29、数 利用数据选择器可以实现各种组合逻辑函数。例12-5 试用八选一电路实现 解：将A、B、C分别从A2、A1、A0输入，作为输入变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为根据八选一数据选择器的功能，令10/14/2022632 实现组合逻辑函数 解：将A、B、C分别从A2、A1具体电路见图12-21： 图12-21 例12-5电路图D0 = D3 =D5 =D7 =1D1 = D2 =D4 =D6 =0S0仿真 10/14/202264具体电路见图12-21： 图12-21 例12-5电路图D0A B CF0 0 010 0 100 1 000 1 111 0

30、 001 0 111 1 001 1 11真值表对照法注意变量高低位顺序！10/14/202265A B CF0 0 010 0 100 1 例12-6试用八选一电路实现三变量多数表决电路。表12-11 例12-6的真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11 解：假设三变量为A、B、C，表决结果为F，则真值表如表12-11所示。10/14/202266 例12-6试用八选一电路实现三变量多数表决电路。表12- 在八选一电路中，将A、B、C从A2、A1、A0 输入，令 D3 = D5 =D6 =D7 =1D0 = D1 =D

31、2 =D4 =0S0FY则可实现三变量多数表决电路，具体电路图请读者自行画出。则10/14/202267 在八选一电路中，将A、B、C从A2、A1、A0D3 12.5 加法器算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。本节介绍实现加法运算的逻辑电路。12.5.1 全加器(FA)本章的12.1节讨论过半加器(HA)电路，它是不考虑低位进位的加法器。全加器能把本位两个加数An 、 Bn 和来自低位的进位Cn-1三者相加，得到求和结果Sn 和该位的进位信号Cn 。10/14/20226812.5 加法器算术运算是数字系统的基本功能，更是计算 表12-12 全加器 的真值表Sn Cn

32、0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换得：10/14/202269 表12-12 全加器 的真值表Sn Cn0 Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换得：10/14/202270Sn Cn0 0 00 00 0 11 图12-22 全加器（a）电路图 （b）逻辑符号由表达式得逻辑图：仿真 10/14/

33、202271 图12-22 全加器由表达式得逻辑图：仿真 112.5.2多位加法器74LS283电路是一个四位加法器电路，可实现两个四位二进制数的相加，其逻辑符号如图12-23所示。 全加器可以实现两个一位二进制数的相加，要实现多位二进制数的相加，可选用多位加法器电路。10/14/20227212.5.2多位加法器74LS283电路是一个四位加法图12-23 74LS283电路的逻辑符号CI是低位的进位，CO是向高位的进位，A3A2A1A0和B3B2B1B0是两个二进制待加数，S3、S2、S1、S0是对应各位的和。 10/14/202273图12-23 74LS283电路的逻辑符号CI是低位的

34、进位多位加法器还可以实现组合逻辑电路。图12-24 由74LS283构成的代码转换电路8421BCD码0011余3码例：将8421BCD码转换成余3码。余3码8421BCD码3(即0011)仿真 10/14/202274多位加法器还可以实现组合逻辑电路。图12-24 由12.6 数值比较器(Comparator) 数值比较器：能够比较数字大小的电路。 1.两个一位数A和B相比较的情况： (1)AB：只有当A=1、B=0时，AB才为真； (2)AB：只有当A=0、B=1时，AB才为真； (3)A = B：只有当A=B=0或A=B=1时，A = B才为真。 ABYABYABYA=B00001010

35、10101001100110/14/20227512.6 数值比较器(Comparator) 数值比较器：图12-25 74LS85的逻辑符号要比较两个多位二进制数A和B的大小？必须从高向低逐位进行比较。 2. 四位数值比较器74LS85级联输入 便于功能扩展 10/14/202276图12-25 74LS85的逻辑符号要比较两个多位二进制数表12-13 74LS85的功能表输 入级 联 输 入输 出A3，B3A2，B2A1，B1A0，B0IABIAB IA = BFABFABFA = B 1 0 1 0 0 0 1 0 1 0A3 = B31 0 1 0 0A3 = B30 1 0 1 0A3 = B3A2 = B21 0 1 0 0A3 = B3A2 = B20 1 0 1 0A3 = B3A2 = B2A1 = B11 0 1 0 0A3 = B3A2 = B2A1 = B10 1 0 1 0A3 = B3A2 = B2A1 = B1A0 = B01 0 0 1 0 0A3 = B3A2 = B2A1 = B1A0 = B00 1 0 0 1 0A3 = B3A2 = B2A1 = B1A0 = B00 0 1