电子设计自动化EDA概述

1、电子设计自动化（EDA)课时：2*15课时，6课时时的课外外实验考试：实实验成绩绩30%（实验考考试）随堂考试试70（考考查课）实验部分分:（提提前准备备好实验验报告本本）6节小实实验（3次）综合实验验（1周周）记入入平时成成绩实验课地地点：主主楼八楼楼东边现现代通信信实验室室周次星期日期节次班级10一31/101.2测控09-1一31/103.4测控09-211一7/111.2测控09-1一7/113.4测控09-212一14/111.2测控09-1一14/113.4测控09-217测控09-1测控09-2测控09-1.2实验验时间安安排VHDL设计技术术参考书书CPLD系列列设计技技术与入

2、入门：黄正谨谨 徐坚坚 章小小丽熊熊明珍等等编编著，电电子科技技大学出出版社可编程程逻辑器器件原理理、开发发与应用用：赵曙光等等编编著，西西安科技技大学出出版社VHDL硬件件描述语语言与数数字逻辑辑电路设设计：侯伯亨顾顾新编编著著，西安安电子科科技大学学出版社社VHDL程序序设计：曾曾繁泰陈陈美美金编著著，清华华大学出出版社数字集集成系统统的结构构化设计计与高层层次综合合：王志华邓邓仰东编编著著，清华华大学出出版社VHDL应用用与开发发实践：甘历历编编著，科技出出版社参考考教教材材参考考教教材材参考考教教材材课程结构构安排：一：第1到第3章基础础知识：EDA发展流流程，设设计流程程。基本本的硬

3、件件结构二：第4章：软软件三：第5章是整整个VHDL程程序设计计的语言言要素和和语句部部分（核核心内容容）四：软件件操作以以及设计计中的一一些优化化问题。五：第6章，系系统设计计（综合合实验）。第一章绪绪论主要内容容1.EDA概概念2.EDA发展展历程3.EDA发展展趋势常见英文文缩写解解释（按按字母顺顺序排列列）ASIC:ApplicationSpecificIntegrated Circuit.专用ICCPLD:Complex ProgrammableLogicDevice.复杂可编编程逻逻辑器件件EDA:Electronic DesignAutomation.电子设计计自动化化FPGA:

4、FieldProgrammableGateArray.现场可编编程门门阵阵列GAL:GenericArrayLogic.通用阵列列逻辑HDL:HardwareDescriptionLanguage.硬件描述述语言IP:IntelligentProperty.智能模块块PAL:ProgrammableArrayLogic.可编程阵阵列逻辑RTL:RegisterTransferLevel.寄存器传传输级（描述述）SOC:SystemOnaChip.片上系统统SLIC:SystemLevelIC.系统级ICVHDL:Very highspeedintegratedcircuit Hardware

5、Description Language.超高速集集成电路路硬件描描述语言言主要内容容1.实现现载体：大规模模可编程程逻辑器器件2.描述述语言：硬件描描述语言言3.设计计工具：软件开开发系统统4.硬件件验证：实验开开发系统统1.大大规模可可编程逻逻辑器件件FPGA和CPLD主要公司司：Xilinx，Altera，LatticeFPGA/CPLD显显著的优优点：开发周期期短、投投资风险险小、产产品上市市速度快快、市场场适应能能力强、硬件修修改升级级方便。实验装置置三类器件件的主要要性能指指标比较较2.硬硬件描述述语言(HDL)VHDL：IEEE标标准，系系统级抽抽象描述述能力较较强。Verilo

6、g：IEEE标标准，门门级开关关电路描描述能力力较强。ABEL：系统统级抽象象描述能能力差，适合于于门级电电路描述。3.软软件开发发工具集成化的的开发系系统特定功能能的开发发软件：综合软软件仿真软件件集成化的的开发系系统Altera公公司：MAX+plusII、QuartusII系列列Xilinx公公司：ISE、Foundation、Aillance系列Lattice公司：ispDesignEXPERT系列特定功能能的开发发软件综合类：Synplicity公司的的Synplify/ Synplify proSynopsys公司司的FPGAExpress、FPGAcompilerIIMentor

7、公公司的LeonardoSpectrum仿真类：ModelTech公司的的ModelsimAldec公司司的ActiveHDLCadence公司的的NC-Verilog、NC-VHDL、NC-SIM4.实验验开发系系统EDA技技术狭义定义义：以大规模可可编程逻逻辑器件件为设计载载体，以以硬件描述述语言为系统逻逻辑描述述的主要要表达方方式，以以计算机、大规模模可编程程逻辑器器件的开发软件件及实验开发发系统为设计工工具，自自动完成成用软件件方式方方式描述述的电子子系统到到硬件系系统的逻逻辑编译译、逻辑辑化简、逻辑分分割、逻逻辑综合合及优化化、布局局布线、逻辑仿仿真，直直至完成成对于特特定目标标芯片

8、的的适配编编译、逻逻辑映射射、编程程下载等等工作，最终形形成集成成电子系系统或专专用集成成芯片的的一门多多学科融融合的新新技术。1.1EDA技术及及其发展展EDA（ElectronicDesign Automation）EDA：是指以计计算机为为工作平平台，融融合应用用电子技技术、计计算机技技术、智智能化技技而研制制成的电电子CAD(ComputerAidedDesign)通用软软件包。功能：辅助IC(integratedcircuit)设设计,电电子电路路设计,PCB(PrintedCircuitBoard)设设计EDA技技术的发发展七十年代代为CAD（ComputerAidedDesign

9、计算机辅辅助设计计）阶段段用计算机机辅助进进行IC版图编编辑、PCB布布局布线线，取代代了手工工画图。八十年代代为CAE（ComputerAidedEngineering计算机辅辅助工程程）阶段段支持电路路功能设设计和结结构设计计，通过过电路网网表将两两者结合合在一起起，实现现了工程程设计。CAE的主要要功能是是：原理理图输入入，逻辑辑仿真，电路分分析，自自动布局局布线，PCB后分析析。九十年代代为ESDA（Electronic SystemDesignAutomation电子系统统设计自自动化）阶段1.EDA概念念以及发发展七十年代代为CAD（ComputerAidedDesign计算机辅辅

10、助设计计）阶段段用计算机机辅助进进行IC版图编编辑、PCB布布局布线线，取代代了手工工画图。八十年代代为CAE（ComputerAidedEngineering计算机辅辅助工程程）阶段段支持电路路功能设设计和结结构设计计，通过过电路网网表将两两者结合合在一起起，实现现了工程程设计。CAE的主要要功能是是：原理理图输入入，逻辑辑仿真，电路分分析，自自动布局局布线，PCB后分析析。九十年代代为ESDA（Electronic SystemDesignAutomation电子系统统设计自自动化）阶段上节课内内容回顾顾：2.可可编程逻逻辑器件件CPLD:Complex ProgrammableLogic

11、Device.复杂可编编程逻辑辑器件FPGA:FieldProgrammableGateArray.现场可编编程FPGA和CPLD主要公司司：Xilinx，Altera，Lattice3.硬件件描述语语言VHDL:Very highspeedintegratedcircuit Hardware Description Language.超高速集集成电路路硬件描描述语言言VHDL：IEEE标准，系统级级抽象描描述能力力较强。Verilog：IEEE标准，门级开开关电路路描述能能力较强强。4.集集成化的的开发系系统Altera公公司：MAX+plusII、QuartusII系列列ESDA技术的的基

12、本特特征（1）支支持“自自顶向下下”的设设计方法法（2）支支持ASIC(ApplicationSpecificIntegrated Circuit)设计（3）采采用硬件件描述语语言（4）基基于系统统框架结结构在我国所所使用的的工具中中，最最有代表表性的设设计工具具是Tango和早期期的ORCAD。它它们的出出现，使使得电电子电路路设计和和印刷板板布线工工艺实现现了自动动化，但但还只只能算自自下而上上的设计计方法。 随着着大规模模专用集集成电路路的开发发和研制制，为为了提高高开发的的效率和和增加已已有开发发成果的的可继承承性，以以及缩缩短开发发时间， 各种种新兴的的EDA工具开开始出现现，特特别

13、是硬硬件描述述语言HDL（HardwareDescriptionLanguage）的出现现，特别是硬硬件描述述语言HDL（HardwareDescriptionLanguage）的出现现，使使得传统统的硬件件电路设设计方法法发生了了巨大的的变革， 新兴兴的EDA设计计方法采采用了自自上而下下（TopDown）的设设计方法法。所谓自上上而下的的设计方方法，就就是从从系统总总体要求求出发， 自上上而下地地逐步将将设计内内容细化化，最最后完成成系统硬硬件的整整体设计计。各公司的的EDA工具基基本上都都支持两两种标准准的HDL，分分别是是VHDL和Verilog HDL。关于VHDL(06)Veryh

14、ighspeedintegratedHardwareDescriptionLanguage (VHDL)是IEEE、工工业标准准硬件描描述语言言用语言的的方式而而非图形形等方式式描述硬硬件电路路容易修改改容易保存存特别适合合于设计计的电路路有：复杂组合合逻辑电电路，如如：译码器、编码器器、加减减法器、多路选选择器、地址译译码器.状态机等等.VHDL的功能能和标准准VHDL 描述述输入端口口输出端口口电路的行行为和功功能VHDL有过两两个标准准：IEEE Std1076-1987(calledVHDL 1987)IEEE Std1076-1993(calledVHDL 1993)概述：用HDL语

15、言表表达设计计意图，FPGA作为为硬件载载体，计计算机为为设计开开发工具具，EDA作为为软件开开发环境境的现代代化电子子设计方方法简介背景（二）美国国防防部在80年代代初提出出了VHSIC（VeryHighSpeedIntegrated Circuit）计划，其目标标之一是是为下一一代集成成电路的的生产，实现阶阶段性的的工艺极极限以及及完成10万门门级以上上的设计计，建立立一项新新的描述述方法。1981年提提出了一一种新的的HDL，称之之为VHSIC Hardware Description Language，简称称为VHDL，这种语语言的成成就有两两个方面面：描述复杂杂的数字字电路系系统成为

16、国际际的硬件件描述语语言标准准VHDL的特点点：将一项工工程设计计或称设设计实体体（可以以是一个个元件，一个电电路模块块或一个个系统）分成外外部（或或称可视视部分，即端口口）和内内部（或或称不可可视部分分），即即设计实实体的内内部功能能和算法法完成部部分。VHDL语言特特色：VHDL语言中中设计实实体（designentity),程程序包(pacage),设设计库，为设计计人员重重复利用用别人的的设计提提供了技技术手段段。重复利用用他人的的IP模模块和软软核（soft cove)是VHDL语语言的特特色。VHDL语言的的优点：1.具有有很强的的行为描描述能力力。2.支持持大规模模设计的的分解和

17、和已有设设计的再再利用。3.可读读性好，易于修修改和发发现错误误。4.可以以使用仿仿真器对对VHDL源代代码进行行仿真。5.允许许设计者者不依赖赖于器件件。6.实现现了设计计与工艺艺无关。7.可移移植性好好。8.上市市时间快快，成本本低。9.ASIC移移植。VHDL与计算算机语言言的区别别运行的基基础计算机语语言是在在CPURAM构建建的平台台上运行行VHDL设计的的结果是是由具体体的逻辑辑、触发发器组成成的数字字电路执行方式式计算机语语言基本本上以串串行的方方式执行行VHDL在总体体上是以以并行方方式工作作验证方式式计算机语语言主要要关注于于变量值值的变化化VHDL要实现现严格的的时序逻逻辑

18、关系系C、ASM.程序CPU指令/数据代码：010010 100010 1100软件程序编译器 COMPILER编译器和综合功能比较VHDL/VERILOG.程序 硬件描述语言 综合器 SYNTHESIZER为ASIC设计提供的 电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程HDL语语言的种种类Candence公司司的Verilog HDL语言言，于1995年成为为IEEE标准准，从C语言发发展而来来。MenterGraghics公公司的BLM语言，从PASCAL语言言发展而而来，未未成为IEEE标准。Altera公公司的AHDL的语语言，具具有C语语言风格格。系统集成成芯片

19、成成为IC设计的的发展方方向，这这一发展展趋势表表现在如如下几个个方面：超大规模模集成电电路的集集成度和和工艺水水平不断断提高，深亚微微米(Deep-Submicron)工工艺，如如0.18m，0.13m已经经走向成成熟，在在一个芯芯片上完完成的系系统级的的集成已已成为可可能。市场对电电子产品品提出了了更高的的要求，如必须须降低电电子系统统的成本本，减小小系统的的体积等等，从而而对系统统的集成成度不断断提出更更高的要要求。高性能的的EDA工具得得到长足足的发展展，其自自动化和和智能化化程度不不断提高高，为嵌嵌入式系系统设计计提供了了功能强强大的开开发环境境。计算机硬硬件平台台性能大大幅度提提高，为为复杂的的SoC设计提提供了物物理基础础。EDA的的发展趋趋势EDA技技术ASIC设计FPGA/CPLD可编程ASIC设计门阵列（MPGA）；标准单元元（CBIC）；全定制；（FCIC）；ASIC设计SOPC/SOC混合ASIC设计EDA技技术实现