微机原理及接口2013年度第16次课20111205

1、微机原理及接口1第4章 半导体存储器4.1 概述4.3 CPU与存储器的连接4.2 随机读写存储器2第一节 概述一、存储器的分类存储器存放程序和数据的基本单元或设备。内存外存：通过系统总线直接与CPU相连：通过I/O接口与CPU相连二、半导体存储器的分类按制造工艺双极型CMOS型HMOS型按应用角度RAM：随机读写存储器 Random Access MemoryROM：只读存储器 Read Only Memory 第四章半导体存储器3第四章半导体存储器4第四章半导体存储器第一节 概述一、存储器的分类二、半导体存储器的分类5第四章半导体存储器第一节 概述三、半导体存储器的指标 半导体存储器的指标

2、：可靠性、功耗、价格、电源种类、芯片的容量和存取速度等等。(一) 容量 存储器的容量是指每个存储器芯片所能存储的二进制数的位数。存储器容量表示方法：单元数 X 数据线位数例如：Intel 2114容量为1k 4位/片单元数-半导体存储器芯片有多少个存储单元数据线位数-每个存储单元中能放多少个二进制位6第四章半导体存储器第一节 概述一、存储器的分类二、半导体存储器的分类三、半导体存储器的指标(一) 容量(二) 存取速度 存取速度由存取时间衡量。从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。存取速度超高速存储器300ns7第四章半导体存储器第一节 概述第二节 随机读写存储器（RAM

3、）静态RAM(SRAM)：存储单元使用双稳态触发器，可带电信息可长期保存。动态RAM(DRAM): 使用电容作存储元件，需要刷新电路。集成度高，反应快，功耗低，但需要刷新电路。 RAM 按功能可分为 静态、动态两类8第四章半导体存储器第二节 随机读写存储器（RAM）一、半导体存储器的一般结构9第四章半导体存储器第二节 随机读写存储器（RAM）一、半导体存储器的一般结构1、存储体（m*n结构存储矩阵，其中每个小方框代表一个基本存储电路）10第四章半导体存储器第二节 随机读写存储器（RAM）一、半导体存储器的一般结构2、地址缓冲器 用来存放CPU访问存储单元的地址。3、译码驱动电路 将地址总线输入

4、的地址码转换成与它对应的译码输出线上的高电平或低电平，以表示选中了某一单元。译码原理：11第四章半导体存储器第二节 随机读写存储器（RAM）一、半导体存储器的一般结构4、读/写电路 完成对被选中单元中的各位的读/写操作5、数据缓冲器 暂时存放被读/写的数据，以协调CPU与存储器或I/O接口的速度差异。6、控制逻辑 接收来自CPU的启动、片选、读/写及清楚控制信号，经综合处理后，发出一组时序信号来控制读/写操作。12第四章半导体存储器第二节 随机读写存储器（RAM）二、随机读写存储器1、静态存储器-SRAM基本存储电路：13第四章半导体存储器第二节 随机读写存储器（RAM）二、随机读写存储器1、

5、静态存储器-SRAM特点：1）存取速度快，常用于作为高速缓冲存储器（cache）2）可读写，失电后信息丢失3）集成度小（单片存储容量小），功耗大典型芯片：6116（2K*8位） 62128(16K*8位)6224(8K*8位) 62256(32K*8位)14第四章半导体存储器第二节 随机读写存储器（RAM）二、随机读写存储器1、静态存储器-SRAMSRAM内部结构：15第四章半导体存储器第二节 随机读写存储器（RAM）二、随机读写存储器1、静态存储器-SRAM SRAM6264芯片的引脚：16第四章半导体存储器第二节 随机读写存储器（RAM）二、随机读写存储器2、动态存储器-DRAM 存储电路

6、：17第四章半导体存储器第二节 随机读写存储器（RAM）二、随机读写存储器2、动态存储器-DRAM特点：1）由于采用对电容的充放电，存放信息，较SRAM存取速度慢2）可读写，失电后信息丢失3）功耗小，集成度高，单片存储容量大4）需要配备刷新电路（2ms）典型芯片: 2164(64K*1位) 51C256(256K*1位) HM5116100(16M*1位)18第二节 随机读写存储器（RAM）二、随机读写存储器 2、动态存储器-DRAM19第四章半导体存储器第一节 概述第二节 随机读写存储器（RAM）第三节 CPU与存储器的连接一、连接时应注意的问题(一) CPU总线的带负载能力 CPU通过总线

7、与内存、I/O接口芯片连接。简单系统CPU可直接与存储器连接。当CPU外接芯片较多，超出总线负载能力，必须加总线驱动器。20第四章半导体存储器第一节 概述第二节 随机读写存储器（RAM）第三节 CPU与存储器的连接一、连接时应注意的问题(二) 内存与CPU连接时的速度匹配 对CPU来说，读/写存储器的操作都有固定的时序（对8086来说需要4个时钟周期），由此也就决定了对内存的存取速度要求。21第四章半导体存储器第四节 CPU与存储器的连接一、连接时应注意的问题(三) 存储器组织、地址分配 存储容量的扩展6116 2kX8 8kX8需 ？片61164 8kX16需 ？片61168存储器 1kX1

8、 8kX8需 ？片6422第四章半导体存储器第四节 CPU与存储器的连接一、连接时应注意的问题(三) 存储器组织、地址分配 1.位数的扩充 用1位或4位的存储器芯片构成8位的存储器。 用多块存储器芯片重叠使用。并成一个字节或字长的存储体。 主要是数据线按位排列，存放数据的某个对应位，并行连接到CPU的数据线上。 组内每片的地址线、控制线并在一起；再与CPU的相应信号线连接。23第四章半导体存储器一、连接时应注意的问题(三) 存储器组织、地址分配 1.位数的扩充 用8片2K*1位的芯片组成容量为2K*8位的存储器，各芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起。2

9、4第四章半导体存储器一、连接时应注意的问题(三) 存储器组织、地址分配 1.位数的扩充 用2片1K*4位的芯片组成容量为1K*8位的存储器，一片芯片的数据线接数据总线的低四位，另一片芯片的数据线接数据总线的高四位。两片芯片的地址线及控制线分别并联在一起。25第四章半导体存储器一、连接时应注意的问题(三) 存储器组织、地址分配 2.地址的扩充 当扩充存储容量时，要用到地址译码电路，以其输出端的控制线来对几片存储器芯片进行片选，是一种将地址码翻译成相应控制信号的电路。有2-4译码器，3-8译码器等。26第四章半导体存储器一、连接时应注意的问题(三) 存储器组织、地址分配 2.地址的扩充27第四章半

10、导体存储器 2.地址的扩充 例：用4片16K*8位的存储器芯片组成64K*8位的存储器(1). 访问64K个单元，需要有16根地址线；(2). 访问1片芯片，只需14根地址线，尚余2根地址线 ；(3). 设法用剩余的2根地址线去控制4片芯片的片选端 。28第四章半导体存储器 2.地址的扩充 例：用4片16K*8位的存储器芯片组成64K*8位的存储器任一地址码，仅有一片芯片处于被选中的工作和状态，各芯片的取值范围如表所示。29第四章半导体存储器第三节 CPU与存储器的连接一、连接时应注意的问题(四) 存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等方面的要求来确定存储器芯

11、片。它包括芯片型号和容量的选择。30第四章半导体存储器第三节 CPU与存储器的连接二、CPU与存储器的连接片内译码的工作由存储器内置的译码器完成，而片外译码需要根据给存储器分配的地址区间，由用户进行译码电路的设计。1、地址线的连接-译码译码电路的构成不是唯一的，可以利用基本逻辑门电路（如“与”、“或”、“非”门等）构成，也可以利用3-8译码器74LS138构成。31第四章半导体存储器第三节 CPU与存储器的连接二、CPU与存储器的连接常用的译码电路：与非门：1、地址线的连接-译码32第四章半导体存储器第三节 CPU与存储器的连接二、CPU与存储器的连接常用的译码电路：1、地址线的连接-译码地址

12、译码器74LS13833地址译码方式（片外译码方法）存储器的地址译码方式可以分为两种，一种称为全地址译码，另一种称为部分地址译码。（1）全地址译码方式 系统总线中的全部地址总线除片内地址外，全部高位地址都接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的任一单元都有唯一确定的地址。（2）部分地址译码方式 系统总线中的地址总线除片内地址外，部分高位地址（不是全部高位地址）接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片的单元可有多个地址。 34对6264芯片来讲，就是用低13位地址信号（A0A12）决定每个单元的片内地址，即片内寻址；而用高7位地址信号（A13A19）决

13、定芯片在内存中的位置。如图所示。全地址译码举例356264的全地址译码连接 当A19A13为0011111时，译码器输出为低电平，所以该6264芯片的地址范围为3E000H3FFFFH 366264的部分地址译码连接图该6264芯片内存空间中的地址范围： AE000HAFFFFHBE000HBFFFFHEE000HEFFFFHFE000HFFFFFH以6264芯片为例，就是用低13位地址信号（A0A12）决定每个单元的片内地址，即片内寻址；而用若干个高位地址信号决定芯片在内存中的位置。部分地址译码举例37第四章半导体存储器二、CPU与存储器的连接1、地址线的连接-译码例1：要将6116SRAM

14、放在8088CPU最低地址（00000H-007FFH）(片外译码方法-全地址译码方法)分析：地址变化情况38第四章半导体存储器二、CPU与存储器的连接1、地址线的连接-译码例2：要将6116SRAM放在8088CPU最低地址（00000H-007FFH）(片外译码方法-部分地址译码方法) A18,A19没有参加译码39第四章半导体存储器二、CPU与存储器的连接1、地址线的连接-译码例2：要将6116SRAM放在8088CPU最低地址（00000H-007FFH）(片外译码方法-部分地址译码方法)40第四章半导体存储器第三节 CPU与存储器的连接二、CPU与存储器的连接 1）当CPU的数据线条

15、数与单片存储器的数据线条数相同时，将数据线对位直接连接。2、数据线的连接41第四章半导体存储器第三节 CPU与存储器的连接二、CPU与存储器的连接 2）当CPU的数据线条数与单片存储器的数据线条数多时，将多个存储器的数据线组合起来与CPU数据线对位连接。2、数据线的连接42第四章半导体存储器第三节 CPU与存储器的连接二、CPU与存储器的连接 3）当CPU的数据线条数与单片存储器的数据线条数多时，根据具体情况不同对待。如8086CPU与8位存储器芯片进行数据线的连接时，就应考虑奇偶分体，这样CPU对存储器既可进行字节操作又可进行字操作。2、数据线的连接43第四章半导体存储器第三节 CPU与存储

16、器的连接二、CPU与存储器的连接 RAM: RD-OE，WR-WEROM: RD-OE3、控制线的连接44第四章半导体存储器第三节 CPU与存储器的连接三、存储器设计实例 45例1:如选用6116A（2k8）组成8088CPU的存储器系统，寻址范围为20000H 20FFFH 1. 首先确定几片6116A2片2. 确定每片芯片的地址范围 20000H 207FFH 20800H 20FFFH3. 画出系统连接图 81146第四章半导体存储器第三节 CPU与存储器的连接三、存储器设计实例 例2：一微机系统，CPU采用具有8位数据线的8088CPU，请分析RAM和ROM占用了哪部分地址空间，每个存储器的容量是多少？47第四章半导体存储器48第四章半导体存储器 49第四章半导体存储器 1） 该系统的RAM4片，每片8KB，占用从00000H-07FFFH连续地址空间。2） 该系统ROM2片，每片2KB，占用从FF000H-FFFFFH连续地址空间。 50小结！1、存储器的分类：内存和外存