基于VHDL语言的十进制计数显示设计读书报告、研究报告、EDA、SOPC_第1页
基于VHDL语言的十进制计数显示设计读书报告、研究报告、EDA、SOPC_第2页
免费预览已结束，剩余3页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

-2010年春季学期创新研修课程考核读书报告、研究报告考 核 科 目: S O P C ( 片 上 可 编 程 系 统 ) 及 E D A技 术 电 气 工 程 及 其 自 动 化 学 院学 生 姓 名:学考 核 结 果阅 卷 人第 1 基于 VHDL语言的十进制计数显示设计1 引言我们熟知的各种数字系统终端设备都需要对于十进制的信息进展数码显示，件就是 LED 和 LCD。在大规模可编程逻辑器件FPGA的硬件根底上，根据译码器原理运用 VHDL 语言对十进制计数译码显示电路进展了设计，同时通过Quartus II 8.0 验箱中验证了硬件功能。2 图 1 为由 D 触发器组成的四位数码计数电路图.z.- 2 196 表 1 同步十进制加法计数器状态表432012345670123456789*891 27段表 2 7 段数码管显示对应二进制数3 .z.-是1否否是是1否图 2 十进制显示计数器程序流程图 .z.- 4 图 3 十进制加法计数器仿真结果0 到 7 2.z.-5 7.z.

人人文库> 全部分类> 办公材料 > 办公文档

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论