北化通信电子电路PPtchg

1、8.1 概 述 8.1.1 频率合成的基本方法 8.1.2 主要技术指标 8.1.3 相位噪声8.2 直接频率合成法8.3 锁相频率合成法 8.3.1 锁相频率合成器的基本构成 8.3.2 锁相频率合成器方案设计中的一些考虑 8.3.3 锁相频率合成器的实际构成方案8.4 直接数字式频率合成（*） 8.5 频率合成器集成电路（*）笫8章 频率合成技术8.1 概 述现代通信系统对通信机要求：载频振荡信号频率点数量较大、可以选择并能迅速切换。例如，短波通信，要求通信机能在230MHz频段内，提供以100Hz为间隔的28万个频率点。移动通信机要求能在150、400、900MHz、1800MHz等频率

2、附近提供上百个频率点等等。 这些离散频率用于载波振荡频率时，稳定度与准确度应当能满足系统的性能要求，并且这些离散频率点与基准频率的稳定度与准确度相同。 采用频率合成的方法：使用某一(或几个)基准频率，通过一定的变换与处理后，可形成一系列(多个)等间隔的离散频率。 这些离散频率能在很短时间内，由某一频率变换到另一频率。8.1.1 频率合成的基本方法（1）直接频率合成法通过使用乘法功能的倍频器、除法功能的分频器、加减功能的混频器和具有选频功能的滤波器，采用不同组合来实现频率合成的方法，称为直接频率合成法，该方法实现上比较复杂。倍频器分频器混频器 频率间隔为： 离散频率数由倍频器的可变倍频次数M决定

3、。 主要缺点：有较多的非线性电路，可能产生寄生干扰，使输出信号频谱纯度降低。使用了大量的、滤波性能要求较高的带通滤波器，从而使设备体积庞大，造价也十分昂贵。8.1.1 频率合成的基本方法（续1）（2）锁相频率合成方法（间接频率合成） 锁相频率合成又称间接频率合成。 取样锁相环：采用一个或几个参考频率源，然后用锁相环将压控振荡器的频率锁定在锁相环输入参考频率源的频率或其某一次谐波频率上，由压控振荡器间接产生所需要的频率输出。 锁相环路具有良好的窄带滤波特性，故其输出信号质量得到明显的改善。 主要优点：系统结构简单；输出频率成分的频谱纯度高；易于得到大量的离散频率；易于集成化。 主要缺点：频率转换

4、时间长；单锁相环频率合成器的频率间隔不能做得很小。8.1.1 频率合成的基本方法（续2）（3）直接数字频率合成（DDS） 在存储器存入合成波形的均匀时间间隔的M个样本。 以均匀速率把这些样本输出到DAC变换成模拟阶梯信号。 经低通滤波器平滑，便得到所需波形。 主要优点：相位连续；分辨力高（可达0.001Hz）；工作频率范围宽，容易做到极低的频率；转换频率的时间短（几乎是即时的频率转换），以及成本低、控制灵活等。 主要缺点：输出频率上限不太高，受限于器件可用的最高时钟频率；总输出噪声电平有时较高。简称（Direct Digtial Frequency Synthesis简称DDFS或DDS），它

5、是近年来发展起来的一种新技术。该频率合成方法将先进的数字信号处理理论与方法引入信号合成领域。8.1.2 频率合成器的主要技术指标（1）工作频率范围频率合成器最高与最低输出频率所确定的频率范围，称为频率合成器的工作频率范围。（2）频率间隔每个离散频率（或信道）之间的最小间隔称为频率间隔。又称频率分辨力。（3）频率转换时间由一个工作频率转换到另一个工作频率，并使后者达到稳定工作所需的时间。主要技术指标有5个工作频率范围，频率间隔，频率转换时间，频率稳定度与准确度，频谱纯度8.1.2 频率合成器的主要技术指标（续）（4）频率稳定度与准确度频率稳定度是指在一定观测时间内，合成器输出频率偏离标称值的程度

6、。一般用该偏离值与输出频率的相对值来表示。准确度则表示实际工作频率与其标称值之间的偏差，也称频率误差。事实上，稳定度与准确度有着密切的关系，因为只有频率稳定度高，频率准确度才有意义。（5）频谱纯度频谱纯度是指输出信号接近正弦波的程度。可以用输出端的有用信号电平与各寄生频率总电平之比的分贝数表示。有用信号频率成分；各寄生信号频率成分：有用信号的各次谐波成分；存在各种周期性干扰（混频器的高次组合频率）；随机干扰（相位噪声）。8.1 概 述 8.1.1 频率合成的基本方法 8.1.2 主要技术指标 8.1.3 相位噪声8.2 直接频率合成法8.3 锁相频率合成法 8.3.1 锁相频率合成器的基本构成

7、 8.3.2 锁相频率合成器方案设计中的一些考虑 8.3.3 锁相频率合成器的实际构成方案8.4 直接数字式频率合成（*） 8.5 频率合成器集成电路（*）笫8章 频率合成技术8.2 直接频率合成法例 1：已知基准频率=1MHz。分频分频分频混频混频倍频带通滤波带通滤波谐波发生器晶振缺点： 频率范围有限； 离散频率数不能太多； 输出信号中的寄生频率成分和相位噪声显著加大； 设备变得庞大。8.1 概 述 8.1.1 频率合成的基本方法 8.1.2 主要技术指标 8.1.3 相位噪声8.2 直接频率合成法8.3 锁相频率合成法 8.3.1 锁相频率合成器的基本构成 8.3.2 锁相频率合成器方案设

8、计中的一些考虑 8.3.3 锁相频率合成器的实际构成方案8.4 直接数字式频率合成（*） 8.5 频率合成器集成电路（*）笫8章 频率合成技术8.3 锁相频率合成法鉴相VCO低通低通分频混频控制信号8.3.1 模拟锁相频率合成器（1）基本构成（2） 单环模拟频率合成器的构成鉴相VCO低通混频混频混频带通CBAA1B2C98.3.2 数字锁相频率合成器VCOLFPD可编程分频器频道选择例如，当 = 100kHz，分频比N在31316范围内变化时，输出频率范围将为3.131.6MHz，频率间隔为100kHz。 当 = 100Hz，分频比N=3000039999时， 输出频率将为33.9999MHz

9、，频率间隔为100Hz。（1）基本原理8.3.2 数字锁相频率合成器（续1） 讨论：1. 参考频率 对环路性能的影响 输出频率的分辨力，等于输入鉴相器的参考频率，即 越小， 输出信号的频率分辨力将越高。 环路频率转换时间 与 有关，其间的关系可用下式经验公式描述：即转换时间约为25倍的参考信号周期。 因此减小 与减小 往往成了对频率合成器提出的一对相互矛盾的要求。 当要求频率间隔很小时，分频比N的变化将很大，此时环路线性化传递函数也变化很大，从而影响环路的动态工作性能。8.3.2 数字锁相频率合成器（续2）2. 可编程分频器工作速度的影响 对于一个固定分频比的分频器，目前已有工作在500MHz

10、、800MHz甚至千兆赫的集成器件可供选用。 可编程分频器的工作频率则要低很多，即其工作速度要慢得多。TTL部件构成的可编程分频器，上限频率约为25MHz，CMOS部件构成的可编程分频器，上限频率则为4MHz。事实上，大多数通信系统的工作频率则要比上述数值大得多。 可编程分频器是数字锁相频率合成器的重要部件。 其分频比的数目，决定了合成器输出信道频点的数目。 程控分频器的输入频率，也是频率合成器的输出频率。 存在合成器输出频率与分频器的工作速度之间的矛盾。8.3.2 数字锁相频率合成器（续3）（2）采用前置分频器的锁相频率合成器由于前置分频器工作在较高的频率，所以在主分频器前，接入固定分频比的

11、前置分频器，以降低主分频器（可编程分频器）的工作频率。鉴相VCO低通主分频器前置分频器参考分频器晶振当改变N时，输出频率将为以 为间隔的离散频率改变。可见本方案是以加大频率间隔为代价，换取频率合成器工作在较高的频段。8.3.2 数字锁相频率合成器（续4）（3）采用吞脉冲可变分频器的锁相频率合成器1. 吞脉冲可变分频器吞脉冲分频器的构成如下图所示。分频器包含双模前置分频器、主计数器、辅助计数器和模式控制电路四个部分。双模分频器具有P、和（P+1）两种分频模式。频道选择主计数器模式控制辅助计数器 双模前置分频器“1”-计数“0”-停止“1”-“0”-返回8.3.2 数字锁相频率合成器（续5） 讨论

12、： 模式控制电路为高电平时，双模分频器的分频比为 。 模式控制电路为低电平时，双模分频器的分频比为 。主计数器计数值 N 辅助计数器计数值 A。 计数起始时，主辅两计数器值为0，模式控制电路输出为高电平，输入端输入频率为 的脉冲，双模分频器和主辅两计数器同时计数，直到辅助计数器计满A个脉冲，使模式控制电路输出电平降为低电平，控制双模分频器分频比变为P，辅助计数器停止在0。 此后继续输入脉冲，双模分频器与主计数器继续工作，直到主计数器计满N，模式控制电路重新恢复高电平，双模分频器恢复（P+1）分频比，各部件进入第二个计数周期为止。上图8.3.2 数字锁相频率合成器（续6） 吞脉冲分频比为： 在一

13、个计数周期内，总的输入计数脉冲量为： 采用吞脉冲分频器构成频率合成器时，其最小频率间隔可以做到等于 ，而输出频率 则为： 频率分辨力仍为 ，环路频率转换时间没有变化。这是因为上式中有和项。8.3.2 数字锁相频率合成器（续7）2. 采用吞脉冲可变分频器的锁相频率合成器鉴相VCO低通晶振双模前置分频器主计数器 N主计数器辅助计数器 A模式控制模式控制参考分频器“1”-“0”-频道选择频道选择8.3.2 数字锁相频率合成器（续8） 吞脉冲分频比为： 采用吞脉冲分频器构成频率合成器时，其最小频率间隔可以做到等于 。 频率分辨力仍为 ，环路频率转换时间没有变化。这是因为上式中有和项，实现该和项的计数器

14、在频率转换中需要一定时间。输出频率 f0 为：即当 = 5kHz时，将N、A两计数器分别置于N = 682和A = 30，即可使输出频率 = 136.550MHz。解：由 和 可得出频率合成器环路分频器的分频数应为： 若含吞脉冲分频器的锁相频率合成器，其双模分频器的分频数为41/40，主计数的N=31023，辅助计数器的A=3127，已知参考频率=5KHz，要使输出频率=136.550MHz，两计数器N和A应预置于何值？例1：可列出：27310 = 40N + A频率点数：4万多。先求出N，求得：N = 27310/40 = 682.75，取N = 682再求余数A值为：A = 27310 -

15、 40682 = 308.1 概 述 8.1.1 频率合成的基本方法 8.1.2 主要技术指标 8.1.3 相位噪声8.2 直接频率合成法8.3 锁相频率合成法 8.3.1 锁相频率合成器的基本构成 8.3.2 锁相频率合成器方案设计中的一些考虑 8.3.3 锁相频率合成器的实际构成方案8.4 直接数字式频率合成（*） 8.5 频率合成器集成电路（*）笫8章 频率合成技术8.4 直接数字式频率合成8.4.1 直接数字频率合成基本原理（1）时域抽样定理，即Nyquist定理 对于任意一个频带小于 的连续信号s(t)，如果以 的间隔对它进行等间隔地抽样，则所得到的离散抽样值包含着连续信号s(t)的

16、全部信息，通过这些抽样值可以恢复s(t)。余弦信号可表示为：抽样信号为： 如果能构造一个抽样信号 ，并使其通过一个理想的低通滤波器，就能得到连续变化的模拟余弦信号s(t)。8.4.1 直接数字频率合成基本原理（续1）（2）构造抽样信号 离散序列 及其相位令可得相位离散序列的差分方程：D相位序列的实现过程实质上是一个对相位增量 进行线性累加的过程。8.4.1 直接数字频率合成基本原理（续2） 采用相位累加器来实现上述的相位累加过程N位数字全加器N位数字寄存器采样时钟N bitN bitN bitN bit外部输入参数相位累加过程如下： 每当一个周期为 的时钟脉冲到来时，全加器中输入参数K0与数字

17、寄存器输出的前一周期累积相位数据的相加值加送N位数字寄存器，在时钟脉冲作用下，该相加值送至数字寄存器。 相位累加数字寄存器则将新相位数据反馈到加法器的输入端，以使加法器在下一个时钟作用下继续与K0相加。 由相位累加器的值所构成的相位序列可表示为：8.4.1 直接数字频率合成基本原理（续3） DDS输出信号的频率关系表达式 当相位累加器计数累积到满计数值时，就会产生一次溢出，从而完成一个周期性的累加动作。因此合成信号的频率为： 在一定的时钟频率之下，K0决定了合成信号的频率，故K0被称为频率控制字。 实现由相位序列 到幅度序列 的转化 由于相位序列 和幅度序列 之间有着确定的对应关系，将 对应幅

18、度值固化在只读存储器（ROM）中。 以 作为只读存储器的存储单元的地址，而量化后的正弦波形幅度序列 是存储单元的内容。 以相位累加器输出的相位序列 对只读存储器寻址时，存储器的输出即为幅度序列 。由 即可构造 ，进而实现 。8.4.2 DDS的基本结构它主要由时钟、相位累加器、只读存储器、数模转换器和滤波器组成。同时，从下图也不难看出，相位累加器、只读存储器和数模转换器三个环节主要完成抽样函数的 构造过程，而滤波器是完成将抽样函数 恢复成正弦波的过程。时 钟相 位累加器只读存储器ROM数模转换器 D/A滤波器频率控制字K信号输出习题二十一： 8-3 ，8-6，8-7注意：交电子文档作业 复习考试要求1 .要求： 掌握常用电路的分析方法和等效电路分析 高频小信号放大器，非线性电路，正弦波放大器， 注重概念的理解和应用，包含在各个章节中。 以教材、ppt讲稿和习题为主线。 熟练地掌握电路的计算滤波器分析计算，高频小信号放大器，非线性电路分析，调制信号的功率分配。 建立通信系统的概念，加深前后知识的融会贯通。复习考试要求1 .要求：2 .题型：简答题，计算题，分析题。 掌握调制解调的原理和调制解调的方案 SAM调制，DSB调制，SC AM调制，SSB调制，VSB调制，时域、频域表达式，实现调制与解调的方案（框图），相干解调和大信号峰值包络解调。 熟练地掌握锁相环的原理