常用集成逻辑门电路的逻辑功能测试

1、常用集成逻辑门电路的逻辑功能测试第1页，共64页，2022年，5月20日，6点4分，星期三1知道常用集成逻辑门电路的符号、逻辑功能。2用仪器仪表测试常用集成逻辑门电路的逻辑功能。3用仪器仪表测试常用集成逻辑门电路的应用电路。4分析和仿真常用集成逻辑门电路及其应用电路。5编写文档记录常用集成逻辑门电路的学习过程和测试结果。（一组交一份）6相互交流和学习。任务目标与要求第2页，共64页，2022年，5月20日，6点4分，星期三任务二目录任务技能训练任务基础知识第3页，共64页，2022年，5月20日，6点4分，星期三学习要点：二极管、三极管的开关特性分立元件门电路集成门电路及其功能和使用方法任务基

2、础知识第4页，共64页，2022年，5月20日，6点4分，星期三基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。任务基础知识一分立元件门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态，如下图。逻辑0和1： 电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路，简称门电路。图2-1 获得高、低电平的方法 图2-2 高、低电平的逻辑赋值 a) 正逻辑b） 负逻辑第5页，共64页，2022年，5月20日，6点4分，星期三一、二极管、三极管的开关特性1.二极管的开关特性二极管符号：正极负极uD Ui0.5

3、V时，二极管导通。第6页，共64页，2022年，5月20日，6点4分，星期三uououi0V时，二极管截止，如同开关断开，uo0V。ui5V时，二极管导通，如同0.7V的电压源，uo4.3V。二极管的反向恢复时间限制了二极管的开关速度。第7页，共64页，2022年，5月20日，6点4分，星期三2.三极管的开关特性第8页，共64页，2022年，5月20日，6点4分，星期三RbRc+VCCbce截止状态饱和状态iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V饱和区截止区放大区观看讲解动画第9页，共64页，2022年，5月20日，6点4分，

4、星期三ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：ui=1V时，三极管导通，基极电流：因为0iBIBS，三极管工作在饱和状态。输出电压：uoUCES0.3V第10页，共64页，2022年，5月20日，6点4分，星期三3.MOS管的开关特性工作原理电路转移特性曲线输出特性曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态uiUTuo0第11页，共64页，2022年，5月20日，6点4分，星期三二、三种基本门电路1、二极管与门Y=AB第12页，共64页，2022年，5月20日，6点4分，星期三2.二极管或门Y=

5、A+B第13页，共64页，2022年，5月20日，6点4分，星期三3.三极管非门uA0V时，三极管截止，iB0，iC0，输出电压uYVCC5VuA5V时，三极管导通。基极电流为：iBIBS，三极管工作在饱和状态。输出电压uYUCES0.3V。三极管临界饱和时的基极电流为：第14页，共64页，2022年，5月20日，6点4分，星期三当uA0V时，由于uGSuA0V，小于开启电压UT，所以MOS管截止。输出电压为uYVDD10V。当uA10V时，由于uGSuA10V，大于开启电压UT，所以MOS管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆。输出电压为uY0V。第15页，共64页，2022

6、年，5月20日，6点4分，星期三任务基础知识二TTL集成门电路1.TTL与非门第16页，共64页，2022年，5月20日，6点4分，星期三输入信号不全为1：如uA=0.3V， uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：输出Y为高电平。uY50.70.73.6V第17页，共64页，2022年，5月20日，6点4分，星期三3.6V3.6V输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的电位为：uY=UCES0.3V输出Y为低电平。第18页，共64页，2022年，

7、5月20日，6点4分，星期三功能表真值表逻辑表达式输入有低，输出为高；输入全高，输出为低。观看TTL与非门原理动画第19页，共64页，2022年，5月20日，6点4分，星期三74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。74LS00管脚介绍动画演示第20页，共64页，2022年，5月20日，6点4分，星期三2.TTL非门、或非门、与或非门、与门、或门及异或门A=0时，T2、T5截止，T3、T4导通，Y=1。A=1时，T2、T5导通，T3、T4截止，Y=0。TTL非门第21页，共64页，2022年，5月20日，6点4分，星期三A、B中只要有一个为1，即高电平，如A1，则iB

8、1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。TTL或非门第22页，共64页，2022年，5月20日，6点4分，星期三A和B都为高电平（T2导通）、或C和D都为高电平（T2导通）时，T5饱和导通、T4截止，输出Y=0。A和B不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止、T4饱和导通，输出Y=1。TTL与或非门第23页，共64页，2022年，5月20日，6点4分，星期三与门Y=AB=AB或门Y=A+B=A+B异或门第24页

9、，共64页，2022年，5月20日，6点4分，星期三3.OC门及TSL门问题的提出：为解决一般TTL与非门不能“线与”而设计的。A、B不全为1时，uB1=1V，T2、T3截止，Y=1。接入外接电阻R后：A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。外接电阻R的取值范围为：OC门n个OC门并联后为负载门的m个输入端提供输入信号时的R。第25页，共64页，2022年，5月20日，6点4分，星期三TSL门（三态门）E0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2T5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。E1时，二极管

10、D截止，TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A0时Y1，为高电平；A1时Y0，为低电平。第26页，共64页，2022年，5月20日，6点4分，星期三&ABF符号功能表三态门的符号及功能表&ABF符号功能表使能端高电平起作用使能端低电平起作用第27页，共64页，2022年，5月20日，6点4分，星期三TSL门的应用：作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B 。构成数据总线：让各门的控制端轮流处于低电平，即任何时

11、刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。第28页，共64页，2022年，5月20日，6点4分，星期三4.TTL系列集成电路及主要参数TTL系列集成电路74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列

12、基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。第29页，共64页，2022年，5月20日，6点4分，星期三TTL与非门主要参数（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时的输出电平。产品规范值UOH2.4V，标准高电平USH2.4V。（2）高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。（3）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。产品规范值UOL0.4V，标准低电平

13、USL0.4V。（4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。（5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO8，功率驱动门的NO可达25。（6）最大工作频率fmax：超过此频率电路就不能正常工作。第30页，共64页，2022年，5月20日，6点4分，星期三（7）输入开门电平UON：是在额定负载下使与非门的输出电平达到标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。一般TTL门电路的UON1.8V。（8）输入关门电平UOFF：使与非门的输出电平达到

14、标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL门电路的UOFF0.8V。（9）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。（12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘积。第31页，共64页，2022年，5月20日，6点4分，星期

15、三1.CMO反相器（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。（2）uA10V时，TN导通，TP截止。输出电压uY0V。任务基础知识三CMOS集成门电路第32页，共64页，2022年，5月20日，6点4分，星期三2.CMOS与非门、或非门、与门、或门、与或非门和异或门CMOS与非门A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。第33页，共64页，2022年，5月20日，6点4分，星期三CMOS或非门只要输

16、入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。第34页，共64页，2022年，5月20日，6点4分，星期三与门Y=AB=AB或门Y=A+B=A+BCMOS与或非门第35页，共64页，2022年，5月20日，6点4分，星期三CMOS异或门3.CMOS OD门、TSL门及传输门CMOS OD门第36页，共64页，2022年，5月20日，6点4分，星期三CMOS TSL门E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现

17、为高阻态。E=0时，TP2、TN2均导通，TP1、TN1构成反相器。可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。第37页，共64页，2022年，5月20日，6点4分，星期三CMOS 传输门C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。第38页，共64页，2022年，5月20日，6点4分，星期三4.CMOS数字电路的特点及使用时的注意事项 （1）CMOS电路的工作速

18、度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路适合于特殊环境下工作。 （7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。CMOS数字电路的特点第39页，共64页，2022年，5月20日，6点4分，星期三使用

19、集成电路时的注意事项 （1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。 （2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。 （3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。第40页，共64页，2022年，5月20日，6点4分，星期三附: 门电路的常

20、见逻辑符号 与门 或门 非门F=AB F=A+B&ABFABFABFABFABFABFA1FAFAFAF第41页，共64页，2022年，5月20日，6点4分，星期三 与非门 或非门 OC门 (两输入与非)&ABFABFABFABFABFABF&ABFABFABF国标第42页，共64页，2022年，5月20日，6点4分，星期三AB&AB&AB国家标准 三态门 (两输入与非) 与或非门+ABCDFABCDF&第43页，共64页，2022年，5月20日，6点4分，星期三任务技能训练一硬件实验 验证常用门电路的逻辑功能。掌握4种常用集成门电路对信号的控制作用。了解CMOS集成电路的使用规则。 一、实验

21、目的和任务实验一 常用集成逻辑门电路的逻辑功能测试 第44页，共64页，2022年，5月20日，6点4分，星期三二、实验内容及步骤 1.门电路逻辑功能测试 或非门电路 第45页，共64页，2022年，5月20日，6点4分，星期三异或门电路第46页，共64页，2022年，5月20日，6点4分，星期三 门电路逻辑功能表 输入输出或非门异或门AB00110101第47页，共64页，2022年，5月20日，6点4分，星期三与非门电路第48页，共64页，2022年，5月20日，6点4分，星期三与或非门电路第49页，共64页，2022年，5月20日，6点4分，星期三 门电路逻辑功能表 输入输出与非门与或非

22、门ABCD 第50页，共64页，2022年，5月20日，6点4分，星期三CMOS与非门电路（CD4011）第51页，共64页，2022年，5月20日，6点4分，星期三2.门电路中逻辑电平对信号的控制 或非门电路 第52页，共64页，2022年，5月20日，6点4分，星期三异或门电路 第53页，共64页，2022年，5月20日，6点4分，星期三与非门电路 第54页，共64页，2022年，5月20日，6点4分，星期三与或非门电路 第55页，共64页，2022年，5月20日，6点4分，星期三1归纳异或门、与或非门分别在什么输入情况下，输出低电平？什么情况下输出高电平？2如果要用74LS51实现如下逻辑功能（与非、或非），应如何搭接电路？画出原理图。3多输入的门电路的一个输入端接连续脉冲时，那么：其余的输入端是什么逻辑状态时，允许脉冲通过？脉冲通过时，输入和输出波形有何差别？如果仅仅想用一个控制端控制输入信号的通断，其余端口如