哈工大数字电子技术基础习题册2010-答案6-7章

1、第 6 章 触发器【6-1已知由与非门构成的基本 RS 触发器的直接置“0”端和直接置“1”端的输入波形如图6.1 所示，试画出触发器 Q 端和 端的波形。QRdSdQQ图 6.1解：基本 RS 触发器 Q 端和 端的波形可按真值Q表确定，要注意的是，当 和 同时为“0”时，RSQ 端和 1 和 ddQRS变为“1”时，Q 端和 端的状态不定。见图 6.1ddQ（）所示，图中 Q 端和 端的最右侧的虚线表示状态不定。QRdSdQ不定状态Q6.1（）图题 6-1 答案的波形图【触发器电路如图 6.2(a)(b)“0”。QQRdSdQQRdSd(a)(b)图 6.2解：此题是由或非门构成的 RS触

2、发器，工作原理与由与非门构成的基本 RS触发器一样，照题 6-1的求解方法，即可画出输出端的波形，见图 6.2(c)。RdSdQ不定状态Q图 6.2(c)【6-3试画出图 6.3入时钟作用下的输出波形，设触发器的初态为“0”RYZQSCP图 6.3解：见图QQYZ图 6.3(b)【6-4】分析图 6.4所示电路，列出真值表，写出特性方程，说明其逻辑功能。QQDCP图 6.4解：1真值表(=0时，保持；CP=1时，如下表）n n n+1001 01 111特性方程 Q Dn+1n3该电路为锁存器（时钟型 D CP=0 时，不接收 D 的数据；CP=1 时，把数据锁存，但该电路有空翻。【6-5试画

3、出在图 6.5所示输入波形的作用下，上升和下降边沿JK 触发器的输出波形。设触发器的初态为“0”CPJK图 6.5解：见图 6.5(b)所示。JJKKQQ图 6.5(b)【6-6】试画出图 P6.6(a)所示电路，在图6.6(b)给定输入下的 Q 端波形，设触发器初态为“0”CPQC11KDQCPDQ(a)(b)图 6.6解：见图 6.6(b)所示。CPDQ图 6.6(b)【6-7】根据特性方程，外加与非门将 D 触发器转换为 JK 触发器，应如何实现？若反过来将 JK触发器转换为 D 触发器，应如何实现？解：J-K触发器特性方程Q JQ n1nnD 触发器特性方程D触发器转换为J-K触发器图

4、 6.7（a）所示。Q Dn1如DJQ JQ nnnn（a（）0101QQ01QRQ1ZZ01CPQ1Q2ZZ【6-9】电路如图 6.9(a)所示，试在图(b)中的初态均为“0”；根据输出波形，说明该电路具有什么功能？01FQQACP(a)AF(b)图 6.9解：输出波形图见图 6.9(c)CPAF图 6.9(c)【6-10】电路如图 6.10 所示，试在图(b)中画出给定输入波形作用下输出端 Q 和 Q 的波01形，设各触发器的初态均为“0”。01Q1 CPAQAQQ0RQ1(a)(b)图 6.10解：输出波形图见图 6.10(c)ABC图 6.10(c)【6-11电路如图 6.11中画出给

5、定输入波形作用下输出端 Q 和 Q 波形，01各触发器的初态均为“0”011A“1”AQQQ1KRQ0Q1(a)(b)图 6.11解：见图 6.11(b)所示。该电路 A 输入每出现一次下降沿，Q 端就输出一个宽度等于时钟周期的1脉冲。CPAQ0Q1图 6.11(b)第 7 章 时序逻辑电路【7-1】已知时序逻辑电路如图 7.1 所示，假设触发器的初始状态均为 。(1 写出电路的状态方程和输出方程。(2) 分别列出 =0和 X=1两种情况下的状态转换表，说明其逻辑功能。(3) 画出 X=1时，在CP脉冲作用下的 Q Q 和输出 Z12的波形。Q1X1ZCP图 7.1解：电路的状态方程和输出方程

6、Q XQ Q Qn1nnn1121Q Q Qn1nn212Z Q Q CP分别列出=0和 =1两种情况下的状态转换表，见12题表 7.1所示。逻辑功能为当 =0 时，为 2 位二进制减法计数器；当 =1 时，为 3进制减法计数器。3=1时，在 CP脉冲作用下的 Q Q 和输出 Z的波12形如图 7.1(b)所示。题表 7.1X=11011000101001000010CPQ1Q2Z图7.1(b)【7-2电路如图7.2Q Q Q 。a b c(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。(2) 试分析该电路构成的是几进制的计数器。cQa11图7.2解：1写出驱动方程J K 1J K

7、 Q QJ Q QK Qnancnanbna2a写a出状态方b程bccQ QQQ Q Q Q Q QQ Q Q Q Q Qn1nan1nannannnn1nnbnnna出状态b转换c表见a题a表ab态a转换c图a如图7.2(b)c所示。表7.2 CPQ Q Q01427 601234560 0 00 0 10 1 00 1 11 0 01 0 10 0 0534由FF 、FF 和FF 构成的是六进制的计数器。abc【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或 ）填入下表Q触发方式计数器类型加法计数器 减法计数器上升沿 由（ ）端引触发 出进位 出借位下降 由（ ）端引沿触发

8、 出进位 出借位解：题表 7-3触发方式加法计数器减法计数器上升沿触发由Q端引出借位下降沿触发由 Q 端引出进位 由Q 端引出借位【7-4电路如图 7.4(a)所示，假设初始状态Q Q Q =000。2 1 01. 试分析由 FF 和 FF 构成的是几进制计数器；102. 说明整个电路为几进制计数器。列出状态转换表，画出完整的状态转换图和 CP作用下的波形图。CPFF1Q 0Q1Q2(a)(b)图 7.4解：1、由 FF 和 FF 构成的是三进制加法计数器（过10程从略）2完整的状态转换图和 CP作用下的波形图如下图。3CPQ070152Q1Q246【7-5某移位寄存器型计数器的状态转换表如表

9、 7.5 所示。请在图 7.5 中完成该计数器的逻辑图，可以增加必要的门电路。要求：写出求解Q 为高位）3表 7.6Q Q Q QCP3210012345670 0 0 01 0 0 01 1 0 01 1 1 00 1 1 10 0 1 10 0 0 10 0 0 0QQQQ3210C1C1C1C11D1D图 7.5解：(1) 根据状态转换表画次态卡诺图，求出状态方程。 QQ3QQ210n nQ Q1 0n nQ Q3 20 1 ；Q Q QQ QQ QnQ Qnn+1nnn+1nn+1n+1310231201(2) 由状态方程写驱动方程。；D Q QD QnD QnD Qnnn310231

10、201【7-6】在图 7.6(a)所示电路中，由 D 触发器构成的六位移位寄存器输出 Q Q Q Q Q Q6 5 4 3 2 1的初态为 010100，触发器FF 的初态为 0，串行输入端 D =0。请在图 7.6 (b)中画出 A、Q 及 B的波形。移位寄存器ABD6CPQCP(a)(b)图 7.6解：波形图如图 7.6(b)所示。AQB图 7.6(b)【7-7】分析图 7.7 所示电路，说明它们是多少进制计数器？11QQQQQQCBADCBA74LS161 RCOCPD C B A CR LD111(a)(b)图 7.7解：图 (a) ， 状 态 转 换 顺 序Q Q Q Q 7 进D

11、C B A制计数器；图(b)，Q Q Q Q 1011131D C B A15，是 10进制计数器；【7-8】分析图 7.8所示电路的工作过程1.画出对应 CP的输出 Q Q Q Q 的波形和状态转换图a d c b（采用二进制码的形式、Q a2. 按 Q Q Q Qb顺序电路给出的是什么编码？a d c3. 按Q Q QQ 顺序电路给出的编码又是什么样的？d caQQS S R R 0000图 7.8解：1 状态转换图为2 按 QQQb 顺序电路给出的是 5421 码。a d c3. 按 Q Q QQ 顺序电路给出的编码如下d ca00000010010001101000000100110101011110010000【7-11图 7.12 所示为一个可变进制计数器。其中 74LS138 为 3 线/8 线译码器，当 S =1 且1时，进行译码操作，即当A A A 从 000到2 1 0S S 0111 变化时， 依次被选中而输出低电平。23Y Y74LS153 MN为各17简述理由。74LS153Y Y Y Y Y Y Y YL0123456774LS138012321011QQQ1JQ111234JJC1C11KC1C1