单片机原理及其应用涂海燕

1、单片机原理及其应用涂海燕第1页，共44页，2022年，5月20日，2点36分，星期二 第二章 MC68HC08单片机基本组成原理 2.1 MC68HC08单片机的基本组成2.1.1 基本组成 所有MC68HC08的基本组成结构都相同。 都由CPU、存储器和I/O接口电路组成。 MC68HC08 系列中以带有Flash的 MC68HC908具有更高的性价比。 MC68HC08硬件结构框图（见下页） 概述 高性能、低功耗 8bit MCU第2页，共44页，2022年，5月20日，2点36分，星期二第3页，共44页，2022年，5月20日，2点36分，星期二 CPU08 控制与状态寄存器 64B时钟

2、发生模块系统集成模块Power*RST*IRQVDDPTA0/KBD0PTA7/KBD7寄存器组控制单元ALU用户Flash 32256B用户RAM 512B监控ROM 307B用户Flash矢量区 36B32kHz晶振锁相环（PLL）OSC1OSC2CGMXFCVDDAD/VREFH外部中断模块安全性模块上电复位模块VSSAD/VREFLVSSVDDAVSSA串行通信接口模块串行外设接口模块2Ch Timer12Ch Timer28位键盘中断模块低电压禁止模块看门狗模块断点模块监控模块时基模块数据总线控制存储器映象模块屏蔽选择寄存器1屏蔽选择寄存器2DDRAPORTADDRBPORTBPTB

3、0/AD0PTB7/AD7监控方式进入模块8位A/D变换模块DDRCDDRDPORTCPORTDPTC1PTC2PTD0/SSPTC3PTC4PTC5PTC6PTC0PTD1/ MISOPTD2/ MOSIPTD3/SPSCKPTD4/T1CH0PTD5/ T1CH1PTD6/ T2CH0PTD7/ T2CH1PTE0/ TXDPTE1/ RXDDDREPORTE第4页，共44页，2022年，5月20日，2点36分，星期二 所有MC68HC08的CPU08结构都相同。都由ALU、CPU寄存器组、CPU控制电路组成。（以下均以MC68HC908GP32为参考）2.1.2.1 MC68HC908G

4、P32 CPU寄存器（共5个） 累加器A：通用寄存器，存放算术、逻辑运算中的第一操作 数和结果等（ 8bit） 变址寄存器 H:X 主要用于变址寻址方式，存放基地址； 也可暂存数据，复位时清零H。 （8bit/16bit） 程序计数器 PC ： 用于存放将要取出并执行的指令的地址 或下一个操作数的地址。可分为高8位PCH 和低8位PCL。（16bit） 堆栈指针SP ：用于存放堆栈栈顶的地址,可分为高8位SPH和 低8位SPL。 （16bit） 2.1.2 CPU第5页，共44页，2022年，5月20日，2点36分，星期二条件码寄存器 CCR（PSW）： 用于存放指令执行后的结果的状态、特征，

5、而中断屏蔽I位用于禁止/允许中断 （ 8bit） 条件码寄存器CCR内容格式 V 1 1 H I N Z C进位/借位标志零标志负标志中断屏蔽标志半进位标志溢出标志位 1 1 1 复位时状态 P.10第6页，共44页，2022年，5月20日，2点36分，星期二PCPC+1PC+2Flash低高PC：CCRACCXPCHPCLSP-2SP-1RAM低高SP：SP$00FF(初值）SP复位时为$00FF;RSP指令SP为$*FF。程序调用子程序：JSR、BSR 。 PC进栈（16位） SP-2子程序返回： RTS (SP)+1SP (SP)- PCH (SP)+1-SP (SP)- PCL 中断响

6、应：SP-5； 中断返回：SP+5。H没有自动入栈第7页，共44页，2022年，5月20日，2点36分，星期二特殊的第0页： 事实：CPU08内部寄存器较少。优点：中断响应速度高。缺点：数据传递较麻烦。弥补：第0页存储单元都可以用直接寻址方式实现数据从存储 器到存储器的直接传送，即不必经过累加器A，即都可 以当作寄存器用。（提高了代码效率）这样的机制更适合用于控制系统设计！ 堆栈特点： 采用栈顶空形式； 压栈向栈地址减小的方向生长，即压栈后（SP）-1SP，弹 出前（SP）+1SP； MCU复位, SP置为00FF；执行复位堆栈指令（RSP）时， SP置为*FF；第8页，共44页，2022年，

7、5月20日，2点36分，星期二一般RAM区累加器A2.1.2.2 算术/逻辑单元和CPU控制电路片内存储器第0页含： 64B I0寄存器 $00 $3F 192B RAM $40 $FFRAM第0页第9页，共44页，2022年，5月20日，2点36分，星期二2.1.3 Memory 存储器组织的特点：统一编址。 所有数据存储器、程序存储器和I/O寄存器均处于一个统一 编址的地址空间。 存储器组成： I/O寄存器空间； 内部RAM空间； ROM空间，即监控ROM，实际上即系统ROM ； Flash空间。 也可以只划为RAM区、ROM区和Flash区，在这里RAM区则包括I/O寄存器空间和内部RA

8、M空间。RAM区第10页，共44页，2022年，5月20日，2点36分，星期二2.1.3.1 存储空间分配 （1）内部I/O寄存器空间 $OO00 $OO3F 64B 包括：所有的并行 I/O口 串行口 定时器 A/DC 键盘中断 中断控制逻辑 单片机工作状态监视 系统设置 （注意：还有第二段I/O寄存器空间） 数据寄存器状态寄存器控制寄存器等第11页，共44页，2022年，5月20日，2点36分，星期二（2）内部RAM空间 $OO40 $O23F 512B 特殊区：RAM第0页192B 用户RAM区。 其中一部分作为堆栈区。 如何充分应用第0页用户RAM区？ 将堆栈区移出第0页用户RAM区。

9、 由于SP可编程，可使SP从复位时指向的0页移出。 这样只适用于0页的直接寻址指令可以快速而有效地在第 0页RAM空间存取。 0页即成为用户储存那些访问频率较高的全局变量的理想 空间。（3）监控ROM空间 $FE20 $FF52 307B 监控ROM区可为监控方式和用户方式服务。第12页，共44页，2022年，5月20日，2点36分，星期二 （4）Flash空间 $8000 $FDFF 32256B； $FFDC $FFFF 36B 第一段：为用户程序区，用于存放用户程序 第二段：作为矢量表, 其中$FFF6 $FFFD是预留的8个保 密字节。 （5）第二段I0寄存器区 $FE00$FEOC

10、12B 分别是系统集成模块的断点状态寄存器、复位状态寄存器、断点标志控制寄存器，中断1、2、3状态寄存器，Flash控制寄存器，断点地址寄存器高位/低位，断点状态和控制寄存器，低电压禁止状态寄存器等。 （6）Flash块保护寄存器 FLBPR $FF7E 1B （7）不存在的存储区 $0240 $7FFF 32192B； $FEOD $FElF，19B； $FF53 $FF7D，43B； $FF7F $FFDB 93B第13页，共44页，2022年，5月20日，2点36分，星期二2.1.3.2 I0寄存器和部分功能模块寄存器的地址寄存器地址寄存器地址寄存器地址寄存器地址PTA$0000SPCR

11、$0010T1SC$0020T2SC0$0030PTB$0001SPSCR$0011T1CNTH$0021T2CH0H$0031PTC$0002SPDR$0012T1CNTL$0022T2CH0L$0032PTD$0003SCC1$0013T1MODH$0023T2SC1$0033DDRA$0004SCC2$0014T1MODL$0024T2CH1H$0034DDRB$0005SCC3$0015T1SC0$0025T2CH1L$0035DDRC$0006SCS1$0016T1CH0H$0026PCTL$0036DDRD$0007SCS2$0017T1CH0L$0027PBWC$0037PTE$

12、0008SCDR$0018T1SC1$0028PMSH$0038-$0009SCBR$0019T1CH1H$0029PMS L$0039-$000AINTKBSCR$001AT1CH1L$002APMRS$003A-$000BINTKBIER$001BT2SC$002BPMDS$003BDDRE$000CTBCR$001CT2CNTH$002CADSCR$003CPTAPUE$000DINTSCR$001DT2CNTL$002DADR$003DPTCPUE$000ECONFIG2$001ET2MODH$002EADCLK$003EPTDPUE$000FCONFIG1$001FT2MODL$00

13、2F-$003F第14页，共44页，2022年，5月20日，2点36分，星期二2.1.3.3 RAM存储器 MCU型号不同其RAM容量也不同。 GP32有512B RAM $OO40 $O23F。其中0页 192B $0040 $00FF 0页的寻址方式多，操作速度快，可用作数据缓冲器和程序的工作标志单元。 堆栈区也设在RAM中，复位后，堆栈指针为$OOFF，使堆栈区位于RAM的第0页。GP32的堆栈区的位置是可编程的，一般将堆栈区设在$023F$01FF。2.1.3.4 监控ROM 监控ROM固化了系统检测、Flash编程以及串行通信等功能的程序。使MCU可以工作于两种方式：监控方式和用户方

14、式。 在特定条件下，MCU可进入监控方式。监控ROM可以通过单一的一条信号线与主机进行串行通信，接收和执行预先定义的主机命令，如读写存储器、执行程序等，并返回结果。监控方式能够完成一些特殊功能，例如： （1）下装代码到 RAM 或 Flash 存储器中； （2）执行 RAM 或 Flash 存储器中的程序代码； （3）Flash 存储器的加密； 第15页，共44页，2022年，5月20日，2点36分，星期二 （4）Flash存储器擦除、写入、校验； （5）与主计算机进行标准的不归零传号空号串行通信，其波特率可以为4.8k 28.8kbaud； （6）在线编程； （7）用户方式Flash编程。2

15、.1.3.5 Flash存储器 Flash 快速、非易失、可在高压（GP32片内的电荷泵产生，单一外部5V电源）下进行读、写、擦除的全部操作的存储器。 Flash存储器用于存放用户程序和复位向量与中断向量。其中： $8000 $FDFF 存放用户程序； $FFDC $FFFF 存放复位向量与中断向量（即用来存放用户定义的复位和中断服务程序的入口地址） Flash写入与擦除主要由FLCR寄存器（$FE08）控制。第16页，共44页，2022年，5月20日，2点36分，星期二FLCR寄存器的格式如下： (P.12) D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 HVENMASSE

16、RASE PGM Flash中还可以使用保护区，保护区即只读存储区，不能在该区中进行擦、写操作。保护区用保护寄存器FLBPR（$FF7E）指定保护区的首址，保护区的末地址一律为$FFFF。 FLBPR保护值及保护区对照： FLBPR=$00 保护全部Flash存储器； FLBPR=$01 保护区为$8080 $FFFF； FLBPR=$02 保护区为$8100 $FFFF； FLBPR=$FE 保护区为$FF00 $FFFF； FLBPR=$FF 不保护。第17页，共44页，2022年，5月20日，2点36分，星期二2.1.3.6 第二段I/O寄存器区 (P.13) $FE00 SBSR 系统

17、集成模块断点状态寄存器 $FE01 SRSR 系统集成模块复位状态寄存器 $FE02 SUBAR 保留 $FE03 SBFCR 系统集成模块断点标志控制寄存器 $FE04 INTl 中断状态寄存器l $FE05 INT2 中断状态寄存器2 $FE06 INT3 中断状态寄存器3 $FE08 FLCR Flash控制寄存器 $FE09 BRKH 断点地址寄存器高位 $FE0A BRKL 断点地址寄存器低位 $FE0B BRKSCR 断点状态和控制寄存器 $FE0C LVISR 低电压禁止状态寄存器 $FF7E FLBPR Flash块保护寄存器第18页，共44页，2022年，5月20日，2点36

18、分，星期二I/O 寄存器（64B）RAM数据寄存器 （512B）不存在的单元（32192B）Flash存储器 （32256B）（用户程序存储器）控制状态寄存器不存在的单元（19B）监控ROM（307B）不存在的单元（43B）Flash块保护寄存器（FLBPR）不存在的单元（93B）0000004002407FFF8000FDFFFE00FE0DFE20FE52FE53FF7E系统集成模块断点状态寄存器（SBSR）003F023FFlash存储器 （36B）（复位和中断向量区）系统集成模块复位状态寄存器（SRSR）保留（SUBAR）系统集成模块断点标志控制寄存器（SBFCR）中断状态寄存器（IN

19、T1）中断状态寄存器（INT2）中断状态寄存器（INT3）保留Flash控制寄存器（FLCR）断点地址寄存器高字节（BRKH）断点地址寄存器低字节（BRKL断点状态和控制寄存器（BRKSCR）低电压禁止状态寄存器（LVISR）FE0CFE1FFE7DFF7FFFDBFFDCFFFFFE00FE01FE02FE03FE04FE05FE06FE07FE08FE09FE0AFE0BFE0C第19页，共44页，2022年，5月20日，2点36分，星期二2.1.4 时钟发生器模块CGM 时钟发生器模块CGM由晶体振荡器CGMC、锁相环PLL和时钟选择电路三部分组成，其功能是产生系统的工作时钟。晶振电路直

20、接分频锁相环频率发生器时钟选择电路外部晶体系统时钟MC68HC908GP32OSC1 OSC2 CGMXFC VSSA VDDARbRsX1C1C210k0.47F0.01FCBYP0. 1FVDD第20页，共44页，2022年，5月20日，2点36分，星期二2.1.4.1 晶体振荡器参数名 符号最小值典型值最大值单位晶体频率 X1 3032.768100kHzCL-pF负载电容固定电容C162 * CL40pFC262 * CL40pF微调电容反馈电阻Rb101022MRs330330470k串联电阻2.1.4.2 锁相环频率发生器 （1）锁相环PLL控制寄存器PCTL（地址：0036） （

21、2）锁相环PLL带宽控制寄存器PBWC （地址：0037） （3）锁相环PLL反馈分频器高字节寄存器和低字节寄存器PMSH、PMSL（地址：$0038，$0039） （4）锁相环PLL压控振荡器范围选择寄存器PMS（地址：$003A）2.1.4.3 锁相环电路参数计算及编程方法第21页，共44页，2022年，5月20日，2点36分，星期二2.1.5 系统操作正常监视模块 系统操作正常监视模块(computer operating properly， COP)俗称看门狗电路(Watchdog)。 COP内部有一个自由运行的计数器，若计数溢出时便产生复位信号，使系统复位。 目的：防止程序“跑飞”。

22、 过程：COP被允许后，为了使系统正常工作，应用软件必须周期性地 向$FFFF(COP控制寄存器)写入任意值，以清除COP计数器。 写入周期应小于COP的溢出周期，使COP在正常工作时不致于产 生复位信号。 若系统工作不正常而“跑飞” 时，COP计数器就得不到清零， 那么它将溢出而产生复位信号，以便将“跑飞”程序拉回。 设置：在系统设置寄存器CONFIG1 (地址：$001F)中可以设置COP的 溢出周期及允许、禁止COP。第22页，共44页，2022年，5月20日，2点36分，星期二 COPD =1，禁止COP产生复位信号 COPD=0，允许COP产生复位信号 COPRS=1，溢出周期 =

23、（213 - 24）个晶振时钟周期 COPRS=0，溢出周期 = （218 - 24）个晶振时钟周期2.1.6 低电压禁止模块 低电压禁止模块(low voltage inhibition，LVI) 作用：监测加在VDD上的电源电压，当VDD低于某个预定电压值LVI Tmp 时，认为发生电源故障，产生中断信号并强制系统复位。CONFIG1的D0位COPD规定 COP是否允许产生复位信号，D7位COPRS用于设置COP的溢出周期。(P.28)COPD COPRS CONFIG1$001F复位 0 0 0 0 0 0 0 0 7 6 5 4 3 2 1 0第23页，共44页，2022年，5月20日

24、，2点36分，星期二低耗能工作方式两种低耗能工作方式：WAlT方式和STOP方式 1.WAIT (等待)方式进入方式：CPU执行WAIT指令工作状态：停止CPU时钟使CPU停止工作 总线时钟继续工作使其他功能模块可以继续工作。工作电流：降为12mA 。（若禁止时基TBM和低电压禁止LVI等模块，电流可进一步减小）退出方式：内部和外部的复位 允许的中断请求信号第24页，共44页，2022年，5月20日，2点36分，星期二2.STOP (停止)方式进入方式：执行STOP指令工作状态：IRQ、KBI、LVI可工作 其他模块都停止工作 （当结构寄存器CONFIG2的OSCSTOPENB位=0。将禁止振

25、荡器工作）工作电流：5A500A(与温度和LVI、KBI等模块是否停 止工作有关)。退出方式：外部中断 键盘中断信号 外部或LVI复位信号，第25页，共44页，2022年，5月20日，2点36分，星期二 结构寄存器CONFIGX 结构寄存器主要用于MCU的功能选择： CONFIG2（$001E）000000OSCSTOPENBSCIBDSRCRWCONFIG2$001E复位 0 0 0 0 0 0 0 0OSCSTOPENB：STOP方式下晶体振荡器工作允许位 OSCSTOPENB=1，在STOP方式下允许晶体振荡器工作； OSCSTOPENB=0，在STOP方式下禁止晶体振荡器工作。SCIB

26、DSRC：串行通信SCI时钟源选择位： SCIBDSRC=1，内部总线时钟为SCI时钟； SCIBDSRC=0，外部振荡器时钟CGMXCLK作为SCI时钟。第26页，共44页，2022年，5月20日，2点36分，星期二 CONFIGl （$001E）STOPCOPDLVI5OR3SSRECLVIRSTDLVIPWRDCOPRSLVISTOPRW复位 0 0 0 0 0 0 0 0CONFIG1$001FCOPRS：COP计数器溢出周期选择位： COPRS=1，COP溢出周期为(213 - 24)个CGMXCLK时钟周期； COPRS=0，COP溢出周期为(218 - 24)个CGMXCLK时钟

27、周期。 LVISTOP：STOP方式下的LVI允许位：(LVI:低电压禁止模块) LVISTOP=1，在STOP方式下允许LVI工作； LVISTOP=0，在STOP方式下禁止LVI工作。 LVIRSTD：LVI复位禁止位： LVIRSTD=1，禁止LVI复位； LVIRSTD=0，允许LVI复位。 第27页，共44页，2022年，5月20日，2点36分，星期二LVIPWRD：LVI电源禁止位： LVIPWRD=1，禁止LVI电源检测控制； LVIPWRD=0，允许LVI电源检测控制。LVI5OR3：LVI电源选择位： LVI5OR3=1，LVI工作于5V方式； LVI5OR3=0，LVI工作

28、于3V方式。SSREC：退出STOP方式时恢复时间选择位： SSREC=1，恢复时间为32个CGMXCLK时钟周期； SSREC=0，恢复时间为4096个CGMXCLK时钟周期。STOP：STOP指令允许位：STOP=1，STOP指令为合法指令；STOP=0，STOP指令为非法指令，执行STOP指令，将产生非法指令码复位操作。第28页，共44页，2022年，5月20日，2点36分，星期二COPD：COP禁止位： COPD=1，禁止COP工作； COPD=0，允许COP工作。第29页，共44页，2022年，5月20日，2点36分，星期二2. MC68HC08单片机的工作方式2. 复位2.2.1.

29、1复位信号源2.2.1.1.1 外部复位 条件： RST脚持续一段时间低电平 功能：产生外部复位并延时，再采样RST脚，以确定是否退出复位 标志：复位状态寄存器SRSR中的PIN位置为“1”2.2.1.1.2 内部上电复位 条件： VDD脚上正跳变 功能： 复位 标志： SRSR.POR = 12.2.1.1.3 低电压复位 条件： VDD输入电压低于设定电压时复位 功能：复位 标志：SRSR.LVI = 1第30页，共44页，2022年，5月20日，2点36分，星期二2.2.1.1.4 COP监视复位 条件：Watchdog计数器溢出时复位 功能：COP定时器溢出，复位MCU，常用于防软件“

30、跑飞” 标志：SRSR.COP = 1 处理：定时复位COP（向地址为FFFF的COP 控制寄存器 写任意数） 注意：$FFFF 读与写不同2.2.1.1.5 非法地址复位 功能：当从非法地址内存取时自动复位 标志：SRSR.ILAD = 12.2.1.1.6 非法取指复位 功能：当取出非法指令时自动复位 标志：SRSR.ILOP = 12.2.1.2 复位状态寄存器SRSR($FE01) SRSR为系统集成模块SIM中的一个状态寄存器，记录发生复位操作的原因。第31页，共44页，2022年，5月20日，2点36分，星期二特点：它是只读寄存器，对它进行读操作后，各标志位被自动清零。POR：上电

31、复位标志；PIN：外部复位标志；COP：看门狗复位标志；ILOP：非法操作码复位标志；ILAD：非法地址复位标志；LVI：低电压复位标志。PORPINCOPILOPILAD0LVI0复位 0 0 0 0 0 0 0 0 7 6 5 4 3 2 1 0第32页，共44页，2022年，5月20日，2点36分，星期二2.2.1.3 复位的状态 MCU立即停止正在执行的操作； MCU内各种控制状态寄存器置为确定的初始值； 堆栈指针SP装入00FF 置位CCR的I标志，禁止中断 变址寄存器H清零 PC装入复位向量FFFE和FFFF单元中的地址 清所有口的数据方向寄存器，I/O口均为输入 选CGMXCLK

32、(晶体振荡器输出时钟) 4作为内部总线时钟； 从FFFE和FFFF单元取出用户定义的复位中断向量地址送程序 计数器PC，MCU从此复位中断入口执行程序。第33页，共44页，2022年，5月20日，2点36分，星期二MC68HC908GP32 时序图第34页，共44页，2022年，5月20日，2点36分，星期二2.2 中断2.2.2.1 中断的种类（08系列） 4种可屏蔽的硬件中断：即外部中断IRQ 定时器中断 SCI中断 SPI中断 （有的系列还有其它一些中断，如ADC中断、键盘中断等）。 1种不可屏蔽的软件中断SWI。 屏蔽：置位CCR的 I 标志位将屏蔽所有的硬件中断。 GP32中断系统有

33、24个中断源， 17个中断向量，每个中断源都有一个中断标志位、中断允许位。 中断响应的条件 CCR中的中断屏蔽位 I = 0； 已有硬件中断已在CPU登记，如多个中断源同时向 CPU 请求中断，按中断优先级次序响应优先级最高的中断请求。第35页，共44页，2022年，5月20日，2点36分，星期二 中断的过程 中断过程包括： 中断请求 中断判优 中断响应 中断处理 中断返回 共5 个步骤。 重点：中断响应。 中断响应过程： CPU寄存器PCL、PCH、X、A、CCR依次入栈保护； 1 CCR的 I（关中断）； 从所响应的中断请求源相对应的中断向量地址中取出中断服务程序 入口地址送入PC寄存器，

34、CPU即从中断入口地址开始执行中断服务 程序。 第36页，共44页，2022年，5月20日，2点36分，星期二 CPU从中断入口地址开始执行中断服务程序。 中断服务程序的最后一条指令是RTI，RTI指令从堆栈中依次弹出CCR、 A、X、PCH、PCL,使CPU回到原来被中断地方继续执行原来的程序； CPU响应中断执行中断服务程序时，I = 1，因此不能响应其他中断请求。 如果允许中断嵌套，需要在中断服务程序的适当位置放一条CLI指令，清 零I，就可以响应其他中断请求以实现中断嵌套。第37页，共44页，2022年，5月20日，2点36分，星期二外部中断IRQCH0IECH0FTOIETOFCH1

35、IECH1FCH0IECH0FPLLIEPLLFIMASK1IRQFNoneNone屏蔽标志$FFF0 $FFF1$FFF2 $FFF3$FFF4 $FFF5$FFF6 $FFF7$FFF8 $FFF9$FFFA $FFFB0$FFFC $FFFD中断优先级中断向量地址25NoneIF5IF6IF4IF3TIM1通道0软件中断SWI复位/中断源INT寄存器标志1634IF1IF2CGM中断TIM1通道1TIM1溢出TIM2通道0NEIENFORIEORSPTIESPIEERRIE MODFERRIEOVRFSPRIESPRFTOIETOFCH1IECH1F$FFE6 $FFE7 $FFE8 $

36、FFE9$FFEA $FFEB 8$FFEC $FFED7$FFEE $FFEFIF8 IF11IF10IF9SPI方式错TIM2溢出IF711910SPI溢出SPI发送器空SCI接收器溢出SCI噪声标志TIM2通道1SPI接收器满AIENCOCOIMASKKKEYFTCIETCSCTIESCTEILIEIDLESCRIESCRFPEIEPEFEIEFE$FFDE $FFDF$FFE0 $FFE1$FFE2 $FFE3$FFE4 $FFE5 14 IF14IF15IF13SCI发送器空SCI接收器满SCI奇偶错SCI格式错121513IF12SCI输出空闲SCI发送完成键盘输入中断ADC转换完

37、成时基中断TBIFTBIEIF16$FFDC $FFDD16第38页，共44页，2022年，5月20日，2点36分，星期二 外部中断IRQ 外部中断请求信号是可屏蔽的中断请求信号。（P.25）IRQF0IMASKACKMODEINTSCR$001DRW复位 0 0 0 0 0 0 0 0IRQF: 中断标志位。IRQF=1，中断请求发生； IRQF=0，无中断请求。ACK：中断请求响应位。用软件将ACK置“1”时将清零IRQF。 * 在外部中断服务程序中必须有置“1”ACK的指令，以清零IRQF。IMASK：中断屏蔽位，IMASK=1，禁止IRQ中断， IMASK=0，允许 IRQ中断。MOD

38、E: 中断触发方式选择位， MODE=1，输入负跳变或低电平时产生中断； MPDE=0，输入仅为负跳变时产生中断。第39页，共44页，2022年，5月20日，2点36分，星期二 键盘中断KBI 键盘中断提供多个可屏蔽的外部中断。 GP32的PTA0 PTA7既可作通用双向I0口使用，也可作键盘输入线（或附加外部中断输入线）按键时产生键盘中断。 键盘中断可唤醒CPU退出节电方式（WAIT或STOP）回到正常的运行状态，对键盘输入信息进行处理。 键盘中断状态和控制寄存器INTKBSCR（ $001A）MODEK：键盘中断触发方式位： MODEK=1, 键输入线发生负跳变或为低电平时产生中断请求(1KEYF)； MODEK=0, 仅当键输入线发生负跳变时产生中断请求(1KEYF)； KEYF：键盘中断标志位：KEYF=1, 键盘正在请求中断； KEYF=0, 无键盘中断请求。KEYF0IMASKKACKKMODEKRWINTKBSCR$001A复位 0 0 0 0 0 0 0 0第