基于TMS320LF2407A的最小系统设计

1、精选优质文档倾情为你奉上精选优质文档倾情为你奉上专心专注专业专心专注专业精选优质文档倾情为你奉上专心专注专业目录 TOC o 1-3 u 摘要 PAGEREF _Toc h 21设计任务及要求 PAGEREF _Toc h 31.1设计任务 PAGEREF _Toc h 31.2设计要求 PAGEREF _Toc h 32系统结构设计 PAGEREF _Toc h 42.1设计原理及框图 PAGEREF _Toc h 42.2设计芯片说明 PAGEREF _Toc h 43硬件设计 PAGEREF _Toc h 93.1电源设计 PAGEREF _Toc h 93.2锁相环电路设计 PAGER

2、EF _Toc h 93.3晶体振荡电路设计 PAGEREF _Toc h 103.4 JTAG电路设计 PAGEREF _Toc h 103.5指示灯电路设计 PAGEREF _Toc h 113.6复位电路设计 PAGEREF _Toc h 123.7 RAM电路设计 PAGEREF _Toc h 123.8 滤波电路设计 PAGEREF _Toc h 134仿真调试过程 PAGEREF _Toc h 145总结 PAGEREF _Toc h 17附录一 原理图 PAGEREF _Toc h 19附录二 PCB图 PAGEREF _Toc h 20附录三 PCB剪切图 PAGEREF _T

3、oc h 21摘要在人们生活当中，DSP可谓无处不在，例如手机，电视机 ，数码相机，MP3等等都有DSP的存在。DSP 已经成为通信、计算机和消费类电子产品等领域的基础器件。因此，只有理论的学习是不够的，设计一个DSP最小系统，掌握这门重要技术，才能更深刻地理解和掌握DSP，为今后进行高精度、高性能的电子设计打下基础。DSP 芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的CPU还快10-50 倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。本次课设的目的是掌握DSP的特点和开发应用技巧，通过具体的电路设计和

4、调试，领会DSP系统的设计要领，从而达到理论到实践的转变，从本质上提高自己的综合能力，以此实现本设计的目的。此次设计的最小系统主要包括TMS320LF2407A、RAM、电源芯片等。关键词：DSP系统 电路设计 电路调试 最小系统基于TMS320LF2407A的最小系统设计1设计任务及要求1.1设计任务基于TMS320LF2407A的最小系统：技术数据：设计基于TMS320LF2407A的最小系统，包括电源供电电路、时钟振荡电路、PLL滤波电路、RAM存储器扩展电路、MAX232串行通信电路、IO口驱动发光管电路等。基于C语言编写精简程序，包括定时点亮发光管程序、串行通信程序等。(TMS320

5、LF2407A属于数字信号处理器，16位单片机)1.2设计要求1.画出系统结构框图。2.画出电路原理图。3.写出详细设计说明书，要求字迹工整，原理叙述正确，会计算主要元器件的一些参数，并选择元器件。4.画图要求：画图规范化，图形清晰，符号大小统一，线条均匀，最好用PROTEL软件画图。5.列出元件明细表附在说明书的后面。6.若选择采用单片机(任选)实现整个系统，则要求编写应用软件，附程序源代码；若选择采用电子电路实现，则软件不作要求。2系统结构设计2.1设计原理及框图对于DSP2407，加上电源、复位和晶振，就构成了DSP最小系统。为使这一最小系统能工作在开发状态下，应配以锁相环、JTAG接口

6、、扩展片外程序存储器、滤波电路，指示灯灯电路。DSP2407最小系统框图如下图所示：CPUTMS320LF2407A电源电路复位电路时钟电路JTAG接口PLL滤波电路程序存储器扩展指示灯 图2-1设计原理框图2.2设计芯片说明1.TMS320LF2407A(1). 高性能静态CMOS技术，供电电压为3.3V，指令周期为33ns(2)片内有高达32K字的FLASH程序存储器(3)2KB SARAM，544字DARAM，外扩64千字的程序ROM，64千字的数据RAM(4)两个事件管理器EVA和EVB(5)可扩展外部存储器总共192K字空间：64K程序存储空间，64K字数据存储器空间，64K字I/O

7、寻址空间(6)0看门狗定时模块(7)10位A/D转换器(8)控制局域网络CAN模块(9)串行通信接口SCI模块(10)16位串行外设SPI接口模块(11)基于锁相环PLL的时钟发生器(12)高达40个可单独编程或复用的通用I/O引脚(13)5个外部中断(14)电源管理包括3种低功耗模式，能独立地将外设器件转入低功耗工作模式 图2-2 TMS320LF2407A管脚图2.RAM简介(1)64K，16位静态RAM(2)高速转换时间：8、10、12、15ns(3). CMOS低功耗管理(4)TTL可共存界面(5)3.3V供电(6)完全静态管理：无时钟或刷新要求(7)三种输出状态，高位、低位数据控制（

8、8）.其中部分引脚的重要功能，引脚CE是片选信号的输入线，低电平有效。引脚OE读选通信号的输入线，低电平有效。引脚WE写选通信号的输入线，低电平有效。引脚BHE高位使能。引脚BLE地位使能。图 2-3 RAM 芯片 3.TPS7333QTPS7333Q是TI公司生产的一款电压转换芯片，能将5V电压转换成3.3V。有以下特点：集成的精密电源电压监控器可对稳压器的输出电压进行监控；低电平有效的复位信号脉冲宽度为200ms；低静态电流与负载无关典型值为340 A；极低的休眠状态电流最大值0.5A；在整个负载电源与温度范围内固定输出型器件的容限为2%；输出电流范围为0mA 至500 mA。 图2-4

9、芯片TPS7333Q4.JTAG图2-5芯片JTAGJTAG部分引脚功能介绍如下图： 图2-6芯片功能图3硬件设计3.1电源设计 高稳定的电源对DSP系统的高性能运行有重要意义。由于最小系统耗电不高，因此设计一个简单的稳压电路即可。 图3-1电源设计图 3.2锁相环电路设计本设计采用外部时钟电路，由于TMS320LF2407A的最高运行频率为40MHZ，所以当使用10MHZ外部时钟时，通过设置SCSR1的119位为111即可获得最佳性能。使用外部时钟时，PLL还有一个锁相环滤波电路，用于将时钟电路的抖动降到最低。图3-2锁相环电路图3.3晶体振荡电路设计为节约成本，通常使用片内振荡电路，与无源

10、晶体、起振电容一起连接成三点式振荡器来产生稳定时钟。连接起振电容是为了保证正常的起振，对振荡频率的影响极小。无源晶振需要借助于时钟电路才能产生振荡信号相对于晶振而言其缺陷是信号质量较差，通常需要精确匹配外围电路（用于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路需要做相应的调整。图3-3晶体振荡电路图3.4 JTAG电路设计JTAG是JOINT TEST ACTION GPOUP的简称，是一种国际标准测试协议。标准的JTAG是4线TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。JTAG的工作原理可以归结为：在器件内部定义一个TAP( Access

11、，测试访问口)，通过专用的JTAG测试工具对内部节点进行测试和调试。 JTAG接口用于连接DSP系统板和仿真器，实现仿真器DSP访问，JTAG的接口必须和仿真器的接口一致，否则将无法连接上仿真器。EMUO和EMUI要上拉到DSP的电源其连接图如下：图3-4 JTAG电路设计图3.5指示灯电路设计通过2407与LED灯连接，然后用软件控制灯的亮灭来检验最小系统是否能正常工作。每个LED灯分别于试验箱上各灯的位置对应。图3-5指示灯电路图3.6复位电路设计TMS320LF2407A内部带有复位电路，因此可以直接RS复位引脚外面接一个上拉电阻即可，这对于简化外围电路，减少电路板尺寸很有用处，但是为了

12、调试方便经常采用手动复位电路图3-6复位电路图3.7 RAM电路设计图3-7 RAM电路设计图DSP_A00DSP_A15直接与DSP的16跟地址线相连，DSP_D00-DSP_D15直接与DSP的16根数据线相连，RD直接与DSP的读选择引脚RD相连，WE直接与DSP的写使能引脚WE相连 PS 直接与DSP的程序处理器选择引脚PS相连，DS直接与DSP的数据存储器选择引脚DS相连，Mp/MC直接与DSP的微处理器/微控制器方式选择引脚相连3.8 滤波电路设计由于DSP芯片内部各元件的影响，需要对电源电路及锁相环电路进行较高要求的滤波，通过多个电容并联来获得大，容量低内阻和好的高频特性。图3-

13、8滤波电路图4仿真调试过程测试最小系统是否成功有以下四个步骤： 1上电后，检测3.3V电压时候正常，如果正常，进入下一步；否则，检查电源部分电路 2上电后，直接测量CLKOUT引脚，查看是否有时钟信号输出，以及时钟信号的频率时候和设置一样。若CLKOUT信号正确，进入下一步；否则检查时钟和复位信号3连接好仿真器，查看是否能打开仿真软件CCS。如果可以打开CCS，进入下一步；否则检查JTAG接口电路和上拉电阻4通过DSP下载程序DSP中运行，查看运行结果调试程序：#include2407c.h #define uint unsigned int#define uchar unsigned cha

14、r void inline disable( ) asm( setc INTM );/屏蔽所有中断 int initial() /初始化 asm ( setc SXM ); /抑制符号扩展位 asm ( clrc OVM ); /累加器中结果正常溢出 asm ( clrc CNF ); /BO被配置为数据存储空间 *SCSR1=0X81FE; /CLKIN=10MHZ，CLKOUT=4*CLKIN=40MHA *WDCR= 0X0E8; *IMR=0 x0000; /禁止所有中断 *IFR=0 xFFFF; /清除所有中断标志 *MCRA=*MCRA&0X0000;/PA，PB端口为一般I/O

15、口 *MCRC=*MCRC&0X0000;/PE，PF端口为一般I/O口 *PADATDIR=*PADATDIR|0 xFF00; /PA口设定为输出 *PBDATDIR=*PBDATDIR&0 xFF00;/屏蔽PB端口各位 *PEDATDIR=*PEDATDIR&0 xFF00;/屏蔽PE端口各位 void delay(unsigned int pp )/延迟程序 unsigned int i,t,j; j=pp; for(t=0;tj;t+) for(i=0;i40;i+); / 1us main() uint i=0,flag=0,m=1,n=1,k=0; disable(); ini

16、tial(); while(1) *PEDATDIR=*PEDATDIR|0 xFF1C; /E2，E3，E4亮 *PADATDIR=*PADATDIR|0 xFF30;/A4，A5亮 *PBDATDIR=*PBDATDIR|0 xFF86;/B1，B2，B7亮 delay(6000); *PEDATDIR=*PEDATDIR&0 xFF00; /E2，E3，E4灭 *PADATDIR=*PADATDIR&0 xFF00; /A4，A5灭 *PBDATDIR=*PBDATDIR&0 xFF00; /B1，B2，B7灭delay(6000); *PEDATDIR=*PEDATDIR|0 xFF0

17、4;/E2delay(6000);*PEDATDIR=*PEDATDIR|0 xFF10;/E4delay(6000); *PBDATDIR=*PBDATDIR|0 xFF80;/B7delay(6000); *PBDATDIR=*PBDATDIR|0 xFF02;/B1delay(6000); *PADATDIR=*PADATDIR|0 xFF20;/A5delay(6000); *PADATDIR=*PADATDIR|0 xFF10;/A4delay(6000); *PEDATDIR=*PEDATDIR|0 xFF08;/E3delay(6000);*PBDATDIR=*PBDATDIR|

18、0 xFF04;/B2delay(6000);*PEDATDIR=*PEDATDIR&0 xFF00; *PADATDIR=*PADATDIR&0 xFF00; *PBDATDIR=*PBDATDIR&0 xFF00;/全灭void interrupt nothing() return;5总结这次课程设计，让我们有机会将课堂上所学的理论知识运用到实际中。并通过理论与实际的综合运用，进行必要的分析，比较。从而进一步验证所学的理论知识。同时这次课程设计，还让我知道了最重要的是心态，在刚开始会觉得困难，但是只要有信心，就一定能够完成。 通过本次课程设计，我加深了对课本专业知识的理解，认识。平时都是理论知识的学习，在此次课程设计