EDA技术实验指导书2012版

1、EDA实验报告学 院：信息科学与技术学院班 级：2010级电信（1）班姓 名： 张昕灏 学 号： 2010508087 指导教师: 钟福如 目录TOC o 1-3 h u HYPERLINK l _Toc23228 实验二 用图形法设计模为12的同步计数器 PAGEREF _Toc23228 - 1 - HYPERLINK l _Toc32680 实验三 六位环行计数器设计 PAGEREF _Toc32680 - 5 - HYPERLINK l _Toc9912 三、实验要求 PAGEREF _Toc9912 - 5 - HYPERLINK l _Toc319 实验六 基于VHDL语言的分频器

2、设计与实现 PAGEREF _Toc319 - 6 - HYPERLINK l _Toc3825 一、实验目的 PAGEREF _Toc3825 - 6 - HYPERLINK l _Toc10422 二、实验原理 PAGEREF _Toc10422 - 6 - HYPERLINK l _Toc710 三、实验内容 PAGEREF _Toc710 - 6 - HYPERLINK l _Toc28331 实验九 汽车尾灯控制器设计与实现 PAGEREF _Toc28331 - 7 - HYPERLINK l _Toc11308 一、实验目的 PAGEREF _Toc11308 - 7 - HYP

3、ERLINK l _Toc25032 三、实验内容 PAGEREF _Toc25032 - 8 - HYPERLINK l _Toc24970 实验十 彩灯控制器设计与实现 PAGEREF _Toc24970 - 9 - HYPERLINK l _Toc32691 一、实验目的 PAGEREF _Toc32691 - 9 - HYPERLINK l _Toc3933 三、实验内容 PAGEREF _Toc3933 - 9 -实验二 用图形法设计模为12的同步计数器一、实验目的：掌握MAXPLUS的图形输入法和仿真过程（1） 掌握图形输入法（2） 熟悉仿真方法（3） 理解时序仿真（4） 掌握用图

4、形编辑法实现组合逻辑电路设计思想。二、实验内容：用图形法设计模为12的同步计数器三、实验要求：掌握图形逻辑输入法；熟悉仿真方法。 通过编译之后进行项目检验：建立波形输入文件（也称仿真器通道文件SCF）（1）在File 菜单里面选择 New 打开新建文件类型对话框。选择 Waveform Editor File 项单击OK。（2）在波形编辑器窗口的Name下单击鼠标右键，出现浮动的菜单，选择Enter Nodes from SNF.可以打开“从SNF文件输入观测点”的对话框。（3）在Type区选择Input和Output，在默认的情况下是打开的，单击List按钮，可在Available Node

5、s & Groups区看到设计文件中使用的输入/输出信号，单击=按钮可以将这些信号选择到 Selected Nodes & Groups区。单击OK按钮，关闭对话框即可看到波形编辑窗口，将此波形文件保存为默认名。在此，默认的情况下，模拟的时间长短为1us。此时在“File”菜单中选择“End Time”来设置结束时间。在模为12的计数器中，我们将信号“en”从头到尾，即从0ns到1000ns赋值为1。选中信号“en”，单击“Name”区中的“en”信号，可看见“en”信号变为黑色，表示被选中；单击即可将“en”信号赋为1采用同样的方式可将信号“clear”从0ns到1000ns赋值为“1”，为

6、观察其清零的作用，将在240ns到300ns之间将其赋值为“0”（因为该信号低电平有效将鼠标移到“clear”信号的240ns处按住鼠标左键并向右拖动鼠标300ns处，松开鼠标左键可以看到这段区域为黑色，被选中，单击工具条中的即可。为了将时钟信号“clk”赋周期为40ns的时钟信号。选中信号“clk”；设置信号周期。单击工具条中的就可以打开下面的对话框，单击“OK”关闭就对话框即可生成所需的时钟。运行仿真器，进行时序仿真为了观测方便，可将计数器输出Q3、Q2、Q1、Q0作为一个组来观测：将鼠标移到“Name”区的Q3上，按住鼠标的左键并按住向下拖动鼠标之Q0处，松开左键，可选中信号Q3、Q2、

7、Q1、Q0。在选中区（黑色）上单击鼠标右键，打开一个浮动菜单，选择“Enter Group”。单击“Ok”关闭此对话框，可以得到下面的波形图文件。现在观测就容易了。实验三 六位环行计数器设计一、实验目的： (1) 熟悉图形输入编辑实现时序逻辑电路设计的过程。(2) 掌握环行计数器的设计思路。二、实验内容：通过分析六位环行计数器设计原理图，试写出该计数器的时钟方程、驱动方程和输出方程，并画出其状态转换图。通过时序仿真结果验证分析的正确性和原理图设计的合理性。三、实验要求掌握图形逻辑输入法；掌握编译方法；理解仿真实现过程并分析仿真结果；掌握环行计数器的设计方思路仿真结果：实验六 基于VHDL语言的

8、分频器设计与实现一、实验目的1、进一步掌握VHDL语言的基本结构及设计的输入方法。2、掌握VHDL基本逻辑电路的综合设计应用。二、实验原理在数字电路系统中，分频电路应用得十分广泛。例如，工程人员常常使用分频电路来得到数字通信中的帧头信号、选通信号以及中断信号等。因此，分频电路在数字电路系统的设计中也应该作为重要的基本电路来掌握，从而给今后的一些设计带来方便。三、实验内容1、设计并实现一个6分频的分频电路，要求其输出信号的占空比为50。请分析分频电路设计原理并编写VHDL语言程序，利用Max+PlusII开发软件对其进行编译和仿真。6分频电路实现程序代码如下：2、在实际数字电路设计过程中，往往需

9、要得到占空比不是1：1的分频时钟，方法是：首先描述一个计数器电路，然后根据计数器电路的并行输出信号来决定输出时钟的高低电平。请设计、编写VHDL语言程序实现分频后时钟信号的占空比为1：15的16分频电路，并利用Max+PlusII开发软件对其进行编译和仿真。实验九 汽车尾灯控制器设计与实现一、实验目的1、进一步掌握VHDL语言的基本结构及设计的输入方法。2、掌握自顶向下设计方法。3、掌握层次化设计混合编程方法。二、实验原理 见系统工作原理三、实验内容1、假设汽车尾部左右两侧各有3盏指示灯，其控制功能应包括：（1）汽车正常行驶时指示灯都不亮。（2）汽车右转弯时，右侧的一盏指示灯亮。（3）汽车左转

10、弯时，左侧的一盏指示灯亮。（4）汽车刹车时，左右两侧的一盏指示灯同时亮。（5）汽车在夜间行驶时，左右两侧的一盏指示灯同时一直亮，供照明使用。2、根据系统设计要求，系统设计采用自顶向下的设计方法，顶层设计采用原理图设计方式，它由时钟分频模块、汽车尾灯主控模块、左边灯控制模块和右边灯控制模块四部分组成。系统设计原理图如下图所示。系统的输入信号包括：系统时钟信号CLK，汽车左转弯控制信号LEFT，汽车右转弯控制信号RIGHT，刹车信号BRAKE，夜间行驶信号NIGHT。系统的输出信号包括：汽车左侧3盏指示灯LD1、LD2、LD3和汽车右侧3盏指示灯RD1、RD2、RD3。系统工作原理为：当汽车正常行

11、驶时所有指示灯都不亮；当汽车向右转弯时，汽车右侧的指示灯RD1亮；当汽车向左转弯时，汽车左侧的指示灯LD1亮；当汽车刹车时，汽车右侧的指示灯RD2和汽车左侧的指示灯LD2同时亮；当汽车在夜间行驶时，汽车右侧的指示灯RD3和汽车左侧的指示灯LD3同时一直亮。请分析汽车尾灯控制器实现过程，编写程序代码，结合已设计底层文件实现顶层元器件（采用混合编程）设计，使之组成完整系统。实验十 彩灯控制器设计与实现一、实验目的1、进一步掌握VHDL语言的基本结构及设计的输入方法。2、掌握VHDL语言中状态机的设计与实现。3、掌握层次化设计混合编程方法和元件例化语句的使用方法。二、实验原理 略三、实验内容1、设计并实现一彩灯控制器，要有多种花型变化（至少设计4种）；多种花型可以自动变换，循环往复；彩灯变换的快慢节拍可以选择；彩灯控制器具有清零开关。2、根据系统设计要求，现设计一个具有6种花型循环变化的彩灯控制器。系统设计采用自顶向下的设计方法，系统的整体组装设计原理图如图所示，它由时序控制模块和显示控制模块两部分