山大数字电子技术基础课件第4章组合逻辑电路第3节 若干常用的组合逻辑电路

1、第三节 若干常用的组合逻辑电路 编码器 译码器 数据选择器 加法器 数值比较器下页总目录推出1下页返回一、编码器编码器的概念：在数字系统里，为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，把二进制码按一定的规律编排，使每组代码具有一定的含义，称为编码。具有编码功能的逻辑电路称为编码器。 常用的编码器有：普通编码器和优先编码器。 上页2下页上页1. 普通编码器8线 - 3线编码器3位二进制（8线3线）编码器的框图在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱 。以3位二进制编码器为例分析。输入是I0 I7 8个高电平信号，输出是3位二进制代码Y2 Y1 Y0 ，

2、因此又叫做8线-3线编码器。返回3下页上页0101010100110011010000000010000010000000000100000000100000001111000000010000001000000100输 入输 出3位二进制编码器的真值表输入与输出的对应关系逻辑式8线 - 3线编码器3位二进制（8线3线）编码器的框图返回4下页上页利用约束项化简逻辑式得到当输入信号I1I7均为低电平信号0时，则对I0进行编码。根据化简后的逻辑函数式可画出逻辑图如下:返回3位二进制编码器5下页上页2.优先编码器在优先编码器电路中，允许同时输入两个以上的编码信号。在设计优先编码器时，已将所有的输入信

3、号按优先顺序排好队。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 返回以8线-3线优先编码器74LS148为例分析。 6下页上页74LS14874LS148的框图输入信号选通输入端只有在 的条件下，编码器才能正常工作。而在 时，所有的输出端均被封锁在高电平 输出信号8线-3线优先编码器74LS148的框图及各管脚功能。返回7选通输出端 和扩展端 用于扩展编码功能下页上页选通输出端扩展端的低电平输出信号表示“电路工作，但无编码输入” 的低电平输出信号表示“电路工作，且有编码输入” 返回74LS1488下页上页1 10 11 01 01 01 01 01 01 01 01 1 11

4、 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 11000000000输 出输 入74LS148的功能表的优先权最高， 的优先权最低。 返回9下页上页8线-3线优先编码器74LS148的输出函数表达式。返回74LS148优先编码器74LS14810下页上页第一片的 作为输出编码的第4位 例4.3.1：试用两片74LS148接成16线4线优先编码器，将 16个低电平输入信号编为00001

5、111 16个4位二进制代码。其中 的优先权最高， 最低。 解：将8个优先权高的输入信号接到第 1 片的输入端， 将8个优先权低的输入信号接到第 2 片的输入端。把第 1 片的“无编码信号输入”信号 作为第 2 片的选通输入信号 。返回11下页上页用两片74LS148接成的16线 4线优先编码器接线图。返回74LS14874LS14812下页上页二、译码器译码是编码的逆过程，功能是将每个输入的二进制代码，译成对应的输出高、低电平信号。常用的译码器电路有： 二进制译码器 二 十进制译码器 显示译码器三大类返回13下页上页1. 二进制译码器3线- 8线译码器3位二进制（3线 8线）译码器的框图二进

6、制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。输入信号输出信号返回14下页上页用二极管与门阵列组成的3线 8线译码器。000返回15下页上页用二极管与门阵列组成的3线 8线译码器。100返回16下页上页用二极管与门阵列组成的3线 8线译码器。010返回17下页上页用二极管与门阵列组成的3线 8线译码器。110返回18下页上页用二极管与门阵列组成的3线 8线译码器。001返回19下页上页用二极管与门阵列组成的3线 8线译码器。101返回10120下页上页用二极管与门阵列组成的3线 8线译码器。011返回21下页上页用二极管与门阵列组成的3线 8线译码器。111返回

7、22下页上页1000000001000000001100110101010100001111000000010000001000100000000100000000100000000100输 入输 出 3位二进制译码器的真值表优点：二极管与门阵列存储器比较简单。缺点：输入电阻较低，输出电阻较高， 输出的高、低电平信号发生偏移。通常只用在一些大规模集成电路内返回23下页上页一些中规模集成电路译码器中常用三极管集成门电路输入信号输出信号控制端返回用与非门组成的3线-8线译码器 74LS13824下页上页当S=1时返回用与非门组成的3线-8线译码器 74LS13825下页上页111111111011

8、11111101001100110101010100001111110111111111101111111111111011111111011111111011111111011111输 入输 出011111111100000000 3线 8线译码器74LS138的功能表译码器被禁止译码器工作返回仿真26下页上页例4.3.2: 试用两片3线-8线译码器74LS138组成 4线-16线译码器，将输入的4位二进制代码D3D2D1D0 ，译成16个独立的低电平信号 。 返回74LS138（1）74LS138（2）用两片74LS138接成的4线16线译码器27下页上页例4.3.3: 用一个3线-8线译

9、码器实现函数 :解：将函数表达式写成最小项之和的形式：返回28下页上页转换成与非与非表达式形式画出逻辑图返回74LS1382A29下页上页2. 二 十进制译码器是将输入BCD码的10个代码译成10个高、低电平输出信号11111110111111111111110111111111001100110011001101010101010101010000111100001111011111111111111110111111111111111111101111111111111101111111111111101111111111111101111111111111输 入输 出二-十进制译码器74

10、LS42的真值表0000000011111111序号0123456789伪码11111111011111111111111110111111返回30下页上页逻辑图:输出函数表达式:返回二 - 十进制译码器 74LS4231下页上页3. 显示译码器（1）七段字符显示器常见的七段字符显示器有：半导体数码管和液晶显示器。也称做七段数码管。为了能以十进制数码直观地显示数字系统的运行数据,目前被广泛应用。返回32下页上页，外形图 半导体数码管BS201A发光二极管LED(Light Emitting Diode)，公共阴极等效图优点:工作电压低,体积小, 寿命长,可靠性高, 响应时间短,亮度较高。缺点:

11、工作电流较大。返回公共阳极VCC33下页上页 液晶显示器（Liquid Crystal Display，简称LCD）优点: 功耗极小。缺点: 亮度很差，响应速度较低。玻璃盖板透明电极反射电极液晶分子符号结构A= 0 时显示器不工作。A= 1 时显示器工作。返回AvI驱动电路34下页上页0123456789101112131415000000001111111101010101010101010011001100110011101101101011011010100010101000101111100111001000110111111101000010001110110011100011111

12、01111111000001111000011111011010111000100输 入输 出数字字形 BCD 七段显示译码器的真值表（2）BCD 七段显示译码器返回35下页上页求输出变量的逻辑表达式，用卡诺图化简1001011111001000000001111001111000(a)11111001110010000000011110011110(b)返回36下页上页11011101110101000000011110011110(c)10010110100111110000011110011110(d)返回37下页上页10010000000011110000011110011110(e)

13、11110111000001100000011110011110(f)01110111100111110000011110011110(g)返回38下页上页返回39下页上页(7448)输出信号输入信号附加控制端BCD 七段显示译码器7448返回40下页上页 时，数码管的七段同时点亮，平时应置 为高电平。灯测试输入可检查该数码管各段能否正常发光。返回附加控制端的功能和用法灭零输入 时，将本应显示 0 但不希望显示的 0 熄灭。(7448)41下页上页灭灯输入/灭零输出 时，表示已将本该显示的零熄灭了。 时，将被驱动的数码管熄灭。作为输入端使用时，称为灭灯输入控制端。灭灯输入/灭零输出返回作为输出

14、端使用时，称为灭零输出控制端。(7448)42下页上页用7448驱动BS201的连接方法返回可通过改变七个电阻值的大小来调整数码管的亮度。(7448)仿真43返回上页课堂练习44下页上页三、 数据选择器在数字传输过程中，需要从一组数据中选出某一个时，要用到数据选择器，也称为多路开关。返回45下页上页以双4选1数据选择器为例，说明工作原理。数据输入端控制端地址代码输入端输出端返回TG1TG1TG1TG1TG1TG1TG1TG1TG1TG1TG1TG1双4选1数据选择器74HC15346下页上页S1 = 1 时数据选择器工作，S1 = 0 时数据选择器被禁止工作。返回TG1TG1TG1TG1TG1

15、TG1动画仿真47下页上页74HC153例4.3.4 用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。返回48下页上页例4.3.5 用4选1数据选择器实现交通信号灯监视电路解： 已知用数据选择器设计组合逻辑电路选择则返回74HC1531249下页上页例4.3.6 用8选1数据选择器产生三变量逻辑函数解：8选1数据选择器逻辑函数式为：返回50下页上页返回74HC153CABZ0151下页上页四、加法器两个二进制数之间的算术运算（加、减、乘、除），目前在数字计算机中都是化作若干步加法运算进行的。加法器是构成算术运算器的基本单元。1. 1位加法器（1）半加器如果不考虑来自低位的进位，将

16、两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。返回52下页上页符号0011010101100001ABSCO输 入输 出半加器的真值表A：加数 B：被加数S：和 CO：向高位的进位返回逻辑图53下页上页在两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应的加数和来自低位的进位3个数相加。这种运算称为全加。所用的电路称为全加器。（2）全加器返回54下页上页CI00001111A00110011B01010101S01101001CO00010111输 入输 出全加器的真值表000011111000011110双全加器74LS183的图形符号011

17、1001010000111100返回仿真55下页上页4位串行进位加法器2. 多位加法器（1）串行进位加法器（Serial Carry Adder）缺点：运算速度慢。依次将低位全加器的进位输出CO ，接到高位全加器的进位输入端CI，即构成多位加法器。返回仿真56下页上页优点：运算速度提高。缺点：电路复杂程度随位数的增加急剧上升。（2）超前进位加法器（ Look-ahead Carry Adder）通过逻辑电路先得出每一位全加器的进位输入信号, 采用这种结构形式的加法器叫做超前进位加法器。返回57下页上页1. 1位数值比较器五、数值比较器ABYABYAB3，则肯定是AB。若A3B3，则肯定是AB）I（AB）Y（AB）Y（A=B）比较数据输入端扩展端输出端只比较两个 4 位数时，将扩展端 I（AB）和I（A=B）接高电平。比较两个4位以上的二进制数时，需要用两片以上CC14585组合成位数更多的数值比较电路。4位数值比较器CC14585返回61下页上页Y（AB）是用Y（AB）仅仅是一个控制信号。C7C