数字电子技术基础复习的课件

1、数字电子技术基础 复习1第一章 数制 码制数字量 模拟量数制之间的转换计算 (2,8,16,10) 21.3不同数制间的转换一、二十转换例：3二、十二转换整数部分:例：4二、十二转换小数部分:例：5三、二十六转换例：将(01011110.10110010)2化为十六进制四、十六二转换例：将(8FAC6)16化为二进制6五、八进制数与二进制数的转换例：将(011110.010111)2化为八进制例：将(52.43)8化为二进制7六、十六进制数与十进制数的转换 十六进制转换为十进制 十进制转换为十六进制：通过二进制转化 81.4二进制运算1.4.1 二进制算术运算的特点算术运算：1：和十进制算数运

2、算的规则相同 2：逢二进一 特 点：加、减、乘、除 全部可以用移位和相 加这两种操作实现。简化了电路结构数字电路中普遍采用二进制算数运算 91.4二进制数运算1.4.2 反码、补码和补码运算 二进制数的正、负号也是用0/1表示的。在定点运算中，最高位为符号位（0为正，1为负）如 +89 = （0 1011001） -89 = （1 ） 原码10二进制数的补码：最高位为符号位（0为正，1为负）正数的补码和它的原码相同负数的补码 = 数值位逐位求反(反码) + 1如 +5 = （0 0101） -5 = （1 1011）通过补码，将减一个数用加上该数的补码来实现11 10 5 = 5 10 + 7

3、 12= 5 （舍弃进位） 7+5=12 产生进位的模 7是-5对模数12的补码 121011 0111 = 0100 （11 - 7 = 4）1011 + 1001 = 10100 =0100（舍弃进位） （11 + 916 = 4）0111 + 1001 =240111是- 1001对模24 （16） 的补码13两个补码表示的二进制数相加时的符号位讨论例：用二进制补码运算求出1310 、1310 、1310 、1310结论：将两个加数的符号位和来自最高位数字位的进位相加，结果就是和的符号 解：141.5几种常用的编码一、十进制代码 几种常用的十进制代码十进制数8421码余3码2421码52

4、11码余3循环码00000001100000000001010001010000010001011020010010100100100011130011011000110101010140100011101000111010050101100010111000110060110100111001001110170111101011011100111181000101111101101111091001110011111111101015第二章 基本运算 ： 与 或 非 常见：与非 或非 与或非 异或 同或 p22基本公式与常用公式 p24 P26 例题 p62 2.15基本定理 代入 反演 对

5、偶 表示方法及其转换 p30卡诺图 最小项162.3.1 基本公式根据与、或、非的定义，得表2.3.1的布尔恒等式序号公 式序号公 式10 1 = 0; 0= 110 A = 0111 + A= 121 A = A120 + A = A3A A = A13A + A = A4A A= 014A + A = 15A B = B A15A +B = B + A6A (B C) = (A B) C16A + (B +C) = (A + B) + C7A (B +C) = A B + A C17A + B C = (A +B)(A +C)8(A B) = A + B18(A+ B) = AB9(A )

6、 = A172.3.2 若干常用公式序 号公 式21A + A B = A22A +A B = A + B23A B + A B = A24A ( A + B) = A25A B + A C + B C = A B + A CA B A C + B CD = A B + A C26A (AB) = A B ; A (AB) = A 182.4 逻辑代数的基本定理2.4.1 代入定理 -在任何一个包含A的逻辑等式中，若以另外一个逻辑式代入式中A的位置，则等式依然成立。192.4.1 代入定理应用举例： 式（17） A+BC = (A+B)(A+C) A+B(CD) = (A+B)(A+CD)=

7、(A+B)(A+C)(A+D)202.4.1 代入定理应用举例： 式 （8）212.4 逻辑代数的基本定理2.4.2 反演定理 -对任一逻辑式 变换顺序 先括号，然后乘，最后加不属于单个变量的上的反号保留不变222.4.2 反演定理应用举例：232.5.2 逻辑函数的表示方法真值表逻辑式逻辑图波形图卡诺图计算机软件中的描述方式各种表示方法之间可以相互转换24各种表现形式的相互转换：真值表 逻辑式例：奇偶判别函数的真值表A=0,B=1,C=1使 ABC=1A=1,B=0,C=1使 ABC=1A=1,B=1,C=0使 ABC =1这三种取值的任何一种都使Y=1,所以 Y= ? ABCY000000

8、1001000111100010111101111025真值表 逻辑式：找出真值表中使 Y=1 的输入变量取值组合。每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。将这些变量相加即得 Y。把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表26逻辑式 逻辑图1. 用图形符号代替逻辑式中的逻辑运算符。27逻辑式 逻辑图1. 用图形符号代替逻辑式中的逻辑运算符。2. 从输入到输出逐级写出每个图形符号对应的逻辑运算式。 28最小项 m：m是乘积项包含n个因子n个变量均以原变量和反变量的形式在m中出现一次对于n变量函数有2n个最小项2.5.3 逻辑函数的两种标准形式 最小项

9、之和 最大项之积29最小项举例：两变量A, B的最小项三变量A,B,C的最小项30最小项的编号：最小项取值对应编号A B C十进制数0 0 00m00 0 11m10 1 02m20 1 13m31 0 04m41 0 15m51 1 06m61 1 17m731最小项的性质在输入变量任一取值下，有且仅有一个最小项的值为1。全体最小项之和为1 。任何两个最小项之积为0 。两个相邻的最小项之和可以合并，消去一对因子，只留下公共因子。 -相邻：仅一个变量不同的最小项 如 32逻辑函数最小项之和的形式：例：利用公式可将任何一个函数化为33逻辑函数最小项之和的形式：例：利用公式可将任何一个函数化为34

10、逻辑函数最小项之和的形式：例：利用公式可将任何一个函数化为35逻辑函数最小项之和的形式：例：36逻辑函数最小项之和的形式：例：37逻辑函数最小项之和的形式：例：38逻辑函数最小项之和的形式：例：392.6 逻辑函数的化简法逻辑函数的最简形式 最简与或 -包含的乘积项已经最少，每个乘积项的因子也最少，称为最简的与-或逻辑式。402.6.1公式化简法反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： 412.6.1公式化简法反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： 422.6.1公式化简法反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： 432

11、.6.1公式化简法反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： 442.6.1公式化简法反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例： 452.6.2 卡诺图化简法 逻辑函数的卡诺图表示法实质：将逻辑函数的最小项之和的以图形的方式表示出来以2n个小方块分别代表 n 变量的所有最小项，并将它们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的（只有一个变量不同），就得到表示n变量全部最小项的卡诺图。 46表示最小项的卡诺图二变量卡诺图 三变量的卡诺图4变量的卡诺图47表示最小项的卡诺图二变量卡诺图 三变量的卡诺图4变量的卡诺图48表示最小项的卡诺图

12、二变量卡诺图 三变量的卡诺图4变量的卡诺图49五变量的卡诺图50用卡诺图表示逻辑函数将函数表示为最小项之和的形式 。在卡诺图上与这些最小项对应的位置上添入1，其余地方添0。51用卡诺图表示逻辑函数例：52用卡诺图表示逻辑函数53 用卡诺图化简函数依据：具有相邻性的最小项可合并，消去不同因子。 在卡诺图中，最小项的相邻性可以从图形中直观地反映出来。54合并最小项的原则：两个相邻最小项可合并为一项，消去一对因子四个排成矩形的相邻最小项可合并为一项，消去两对因子八个相邻最小项可合并为一项，消去三对因子55两个相邻最小项可合并为一项，消去一对因子56化简步骤： -用卡诺图表示逻辑函数 -找出可合并的最

13、小项 -化简后的乘积项相加（项数最少，每项因子最少） 用卡诺图化简函数57卡诺图化简的原则化简后的乘积项应包含函数式的所有最小项，即覆盖图中所有的1。乘积项的数目最少，即圈成的矩形最少。每个乘积项因子最少，即圈成的矩形最大。58例： 00 01 1 1 1 001ABC59例： 00 01 1 1 1 00011111101ABC60例： 00 01 1 1 1 00011111101ABC61例：化 简 结 果 不 唯 一62例：0001111000011110ABCD63例：00011110001001011001111111101111ABCD64约束项任意项逻辑函数中的无关项：约束项和

14、任意项可以写入函数式，也可不包含在函数式中，因此统称为无关项。在逻辑函数中，对输入变量取值的限制，在这些取值下为1的最小项称为约束项在输入变量某些取值下，函数值为1或为0不影响逻辑电路的功能，在这些取值下为1的最小项称为任意项2.7具有无关项的逻辑函数及其化简2.7.1 约束项、任意项和逻辑函数式中的无关项652.7.2 无关项在化简逻辑函数中的应用合理地利用无关项，可得更简单的化简结果。加入（或去掉）无关项，应使化简后的项数最少，每项因子最少 从卡诺图上直观地看，加入无关项的目的是为矩形圈最大，矩形组合数最少。660001111000101111101ABCD67000111100001x0

15、010 x1011x0 xx101x0 xABCD68000111100001x0010 x1011x0 xx101x0 xABCD69例：00011110000001011x0111xxxx1010 xxABCD70第三章门电路：指实现基本逻辑运算和复合逻辑运算的单元电路。是数字电路的基本单元电路。常用的门电路有：与门、与非门、或门 门电路中以高/低电平表示逻辑状态的1/071二极管门电路CMOS门电路开关特性TTL门电路72获得高、低电平的基本原理（a）单开关电路 （b）互补开关电路73正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1高/低电平都允许有一定的变化范围,不

16、是一个固定值本书采用正逻辑74分类逻辑功能：与门、或门、非门、与非门，或非门、与或非门、异或门。按制造工艺：双极型：采用双极型半导体器件作为元件,速度快、负载能力强，但功耗较大、集成度较低。TTL单极型：采用金属-氧化物半导体场效应管(MOS)作为元件。结构简单、制造方便、集成度高、功耗低，但速度较慢。CMOS混合型。75按集成度高低：小规模集成电路（SSI）：仅包含VGS (th), D-S间形成导电沟道（N型层）开启电压86二、输入特性和输出特性输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。输出特性：iD = f (VDS) 对应不同的VGS下得一族曲线 。87漏极特性曲

17、线（分三个区域）截止区 恒流区 可变电阻区88漏极特性曲线（分三个区域）截止区：VGS 10989漏极特性曲线（分三个区域）恒流区： iD 基本上由VGS决定，与VDS 关系不大90漏极特性曲线（分三个区域）可变电阻区：当VDS 较低（近似为0）， VGS 一定时， 这个电阻受VGS 控制、可变。91三、MOS管的基本开关电路92四、等效电路OFF ，截止状态 ON，导通状态CI：栅极的输入电容，指栅、源之间存在很小的寄生电容，其数值约为几皮法。在动态工作情况下（即vI在高低电平间跳变时） ，iD、vDS的变化将滞后于输入电压。93五、MOS管的四种类型增强型耗尽型大量正离子导电沟道94CMO

18、S反相器的电路结构和工作原理一、电路结构CMOS电路最突出的优点：静态功耗极小。原因：静态下，T1、T2总有一个截止，而截止内阻极高，故流过T1、T2的静态电流极小。95二、电压传输特性96二 电流传输特性9798三、双极型三极管的基本开关电路只要参数合理：VI=VIL时，T截止，VO=VOHVI=VIH时，T导通，VO=VOL99工作状态分析：100图解分析法：101四、三极管的开关等效电路截止状态饱和导通状态102基本电路模块103TTL集成门电路中的几种基本电路模块a与结构 b 或非结构104TTL集成门电路中的几种基本电路模块c倒相结构 d电平偏移结构105TTL集成门电路中的几种基本

19、电路模块e推拉式输出结构 f OC输出结构106CMOS集成门电路中的几种基本电路模块a 反相结构 b 与非结构107CMOS集成门电路中的几种基本电路模块 c或非结构 d 传输门结构108CMOS集成门电路中的几种基本电路模块 e OD输出结构109P 151 3.7110第四章111编码器74HC148 p171 4.3.1译码器 74HC138 p177 4.3.2 p186 4.3.3数据选择器74HC153 74HC151 P189 4.3.4 P190 4.3.6 过程 简图112加法器 p 197 4.3.7数值比较器 p199 4.3.8课后作业题113例4.3.1：试用两片7

20、4LS148（74HC148）组成16线4线优先编码器。优先权最高 均无信号时，才允许对 输入信号编码。11400101111111001111101(1)片处于编码状态,(2)片被封锁。1151111111110(2)片处于编码状态111010010101110101116例4.3.2：试用两片3线8线译码器74HC138组成4线16线译码器。117(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时，译码器_输出_。000（1）118(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时，译码器_输出_。111（2）119例4.3.3：试用3线8线译码器74HC138设计

21、一个多输出的组合逻辑电路。输出逻辑函数式为120解：化为最小项之和的形式：121当S1=1, S2=S3=0时,令A2=A, A1=B, A0=C ,则122画电路图123例4.3.4用双4选1数据选择器构成8选1数据选择器.A2=0时，上边一半数据选择器工作，数据D0D3选择一路输出；A2=1时，下边一半数据选择器工作，数据D4D7选择一路输出。124解：例4.3.6对照74HC151输出表达式，求Di写出最小项表达式 选用8选1数据选择器74HC151，当S=0时， 令A2=A、A1=B 、A0=C,代入上式得：125比较L和Y，得：画连线图126另解:写出最小项表达式选用双4选1数据选择

22、器74HC153其中的一半，当S1=0时，令A1=A、A0=B,代入上式得：对照74HC153输出表达式，求Di可得：D10C D11C D12=C D13=C 127画连线图128例4.3.7解：BCD码+0011=余3码设输入8421码用变量DCBA表示，输出余三码用变量Y3Y2Y1Y0表示。则有Y3Y2Y1Y0 DCBA+0011129解：设输入余三码用变量DCBA表示，输出8421码用变量Y3Y2Y1Y0表示。则有Y3Y2Y1Y0 DCBA+0011补DCBA+1101用一片74LS283将余三码转换成8421BCD码。余3码0011=BCD码130例4.3.8 试用两片74LS85组

23、成一个8位数值比较器。131132第五章1 触发器 的分类 2 SR JK D T触发器的状态图和特性方程5.6小节例题 5.2.1；5.3.1；5.3.2；5.4.1；5.4.2；5.4.3作业133一、SR触发器1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器0000001110011011010001101101*1111*134135二、JK触发器1.定义00000011100110110100011011011110136三、T触发器1. 定义：凡在时钟信号作用下，具有如下功能的触发器000010101110下降沿137四、D触发器1. 定义：凡在时钟信号作用下，具

24、有如下功能的触发器000010101111。上升沿138逻辑功能：是 与输入及 在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式：具有不同的动作特点（转换状态的动态过程）（同步，主从，边沿）139例5.2.100111001110101101001110101100011140例：5.3.1141例：5.3.2特性方程： Q*=D142例5.4.1下降沿143例5.4.2下降沿144例5.4.301第二个CLK1期间，Q=1,J=0,K=1,主触发器被置0；虽然CLK下降沿到达时又回到K=0,但从触发器输出Q*=0.011第三个CLK=1期间，Q=0，J=K=1,主触发

25、器被置1，虽然CLK下降沿到达时又回到J=0,从触发器保持输出Q*=1。145一、SR触发器下降沿触发二、JK触发器下降沿触发三、T触发器下降沿触发146四、D触发器上升沿触发147第六章1时序逻辑电路分析方法2 寄存器和移位寄存器3 计数器 (重点)4 状态转化图 n进制的接法和分析1486.1 概述 一、组合电路与时序电路的区别1. 组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关。2. 时序电路：电路在某一给定时刻的输出取决于该时刻电路的输入还取决于前一时刻电路的状态由触发器保存时序电路：组合电路+触发器电路的状态与时间顺序有关149电路图时钟方程、驱动方程(和输出方程

26、)状态方程 和输出方程状态图、状态表时序图15时序电路的分析步骤：46.2 时序逻辑电路的分析方法2将驱动方程代入特性方程判断电路逻辑功能,检查自启动3计算150几个概念有效状态：在时序电路中，凡是被利用了的状态。有效循环：有效状态构成的循环。无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效状态若形成循环，则称为无效循环。自启动：在CLK作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。151例6.2.1解:写方程组驱动方程152同步时序电路，时钟方程省去。输出方程求状态方程将驱动方程代入JK触发器的特性方程 中得电路的状态方程:153计算、列状态转换表

27、154画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y155作时序图 说明电路功能这是一个同步七进制加法计数器，能自启动。000001001011001011011000156例6.2.3解:写方程式驱动方程157代入D触发器的特性方程，得到电路的状态方程输出方程求状态方程158输入 现 态 次 态输出AY0 001 010 110 00001 01 1110 11 11 0011 11 000 0111 000 100 010 0计算、列状态转换表00011011001/010/011/000/1111/100/001/010/01

28、59输入 现 态 次 态输出AY0 001 010 110 00001 01 1111 10 11 0011 11 000 0111 000 110 000 0画状态转换图电路状态转换方向00011011转换条件0/0A/YQ2Q10/10/00/01/01/01/11/0160作时序图 说明电路功能A=0时是二位二进制加法计数器；A=1时是二位二进制减法计数器。011110011001161寄存器单向双向P275-276 74LS194A 及扩展162计数器同步 74LS161 与74LS163 （表6.3.4） p28274LS191 p28674LS160 p291异步163M进制的构成 p298 重点MN置零法，置数法 p299以160为例子 ：置零 LD=1 置数Rd=1例题6.3.2 6.3.3 6.3.41644位同步二进制计数器74161功能表74161具有异步清零和同步置数功能.165例6.3.2解：置零法 74LS160具有异步清零功能Q3Q2Q1Q00000000100100011010001010110当M1/3VCC） vC2=1若通电后Q=0TD导通vC0Q=0 保持若通电后Q=1TD截止C充电至vC=2/3VCCQ=0TD导通Q=0 保持稳态：vI=1，vO=0， Q=0，TD导通1. 稳态C放电vC=2/3VCC1992. 暂态触发