基于L-Edit的集成电路版图设计

1、 毕业设计论文 - 基于LEdit的集成电路幅员设计专 业 班 次 姓 名 指导老师 成都信息工程学院 二00九年六月 摘要集成电路幅员是电路系统与集成电路工艺之间的中间环节，集成电路幅员设计是指把一张经过设计电子电路图用于集成电路制造的光刻掩膜图形，再经过工艺加工制造出能够实际应用的集成电路。画电路元器件的幅员需要熟练使用幅员设计软件，熟悉电路知识和幅员设计规那么，掌握MOS管，电阻，电容等根本元器件的内部结构及幅员画法，通过对门电路和主从JK触发器电路的幅员设计，熟悉电路元器件的幅员布局，元器件幅员间的连线等设计方法，在幅员设计规那么无误的前提下做到电路的幅员结构紧密，金属连线到达最优化的

2、目的;本文的主要任务是掌握MOS管，电阻，电容等根本元器件的内部结构及幅员画法，通过主从JK触发器电路的幅员设计，掌握幅员布局及元器件幅员间的连线等设计方法。关键词 LEdit软件 幅员设计 Abstract The layout of integrated circuit is the intermediate link between the circuit systematic technology of integrated circuit, the territory design of integrated circuit denotes to seek one via desig

3、n electronic circuit, is used in the photoetching of the production of integrated circuit to cover membrane graph, happen again via technology processing production can the integrated circuit of actual application. The layout needs of drawing circuit components are skilled to use layout design softw

4、are, familiar circuit knowledge and layout design rule, grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the circuit of the house opposite and the JK trigger circuit of principal and sub

5、ordinate, it is close that the even line etc. design method between components layout and the layout of familiar circuit components accomplish the layout structure of circuit under the layoutdesign regular prerequisite without mistake, metal links the purpose with the line reaching optimization. The

6、 major task of this paper is to grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the JK trigger circuit of principal and subordinate, grasp the even line etc. design method between terri

7、tory layout and components layout. Key Words： LEdit software layout 目录 第一章 绪论.4第二章 幅员设计根底 .62.1 集成电路幅员设计软件概述.6 Tanner软件的L-Edit介绍.62.3 L-Edit具体使用.72.4 根本对象编辑.92.5 根本设计编辑.102.6 颜色及调色板的设置.102.7 设计规那么检查.112.8 小结.11 幅员设计根底.12 幅员设计规那么.123.2 根本器件的幅员设计.173.3 小结.27 第四章 主从JK触发器的幅员设计.294.1 主从JK触发器.29 4.2 主从JK触

8、发器组成分析. .304.3 主从JK触发器的幅员设计.374.4 小结.41参考文献.43致谢.44 第一章 绪论 集成电路幅员设计是非常重要的一个设计工作。任何集成电路芯片的功能要实现都需要外围电路板的支持。电路板将各种器件和模块集成到一起来接受输入和输出，以完成综合处理功能。集成电路设计工作中涉及到诸多的关键技术包括：线路和逻辑设计、幅员设计、工艺设计与实现，现在又加上微型封装和系统测试。其中，幅员设计是集成电路设计成败的关键。有人称Layout设计是一种布图艺术，再好的仿真也要由幅员来实现。逻辑设计幅员设计工艺设计与制造封装测试图2-1 集成电路设计根本流程对于一个典型的集成电路IC设

9、计的开发流程，可以分为：代码输入，用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码。使用的语言输入工具可以是VISUALHDL、RENIOR等，图形输入那么有ComposerCadence、ViewLogicVIEWDRAW；然后进行电路仿真，将VHD代码进行逻辑仿真，验证设计的功能描述是否正确。对于数字电路的仿真工具也有很多，比方：Verolog的Candence VeroligXL、SYNOPSYS VCS；VHDL的CADENCE NC-vhdl、SYNOPSYS VSS，而对于模拟电路的仿真工具那么可以选用AVANTI HSpice pspice等。对于Synth

10、esis Tools做为逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿gates delay反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表一般称为物理网表。集成电路的布图设计是指一种表达了集成电路中各种电子元件的配置方式的图形。虽然世界各国的立法均通过保护布图设计来保护集成电路，但关于布图设计的名称却各不相同。美国在它的?半导体芯片保护法?中称之为“掩模作品(maskworks)，在日本的?半导体集成电路布局法?中称之为“线路布局(circuitlayout)；而欧盟及其成员国在其立法中称布图设计为“形貌结构(to

11、hography)。集成电路的设计过程通常分为两个局部：幅员设计和工艺。所谓幅员设计是将电子线路中的各个元器件及其相互连线转化为一层或多层的平面图形，将这些多层图形按一定的顺序逐次排列 构成三维图形结构；这种图形结构即为布图设计。制造集成电路就是把这种图形结构通过特 定的工艺方法，“固化在硅片之中，使之实现一定的电子功能。所以，集成电路是根据要实现的功能而设计的。不同的功能对应不同的布图设计。集成电路幅员设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、幅员编辑、逻辑分析、幅员物理验证、联系代工厂、幅员自动布局布线、建立后端设计流程等。通过EDA设计工具，进行集成电路后端的幅员设计和验

12、证，最终产生送交供集成电路制造用的GDSII数据。他们是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、幅员编辑、逻辑分析、幅员物理验证、联系代工厂、幅员自动布局布线、建立后端设计流程等工作。为此，必须懂得集成电路设计与制造的流程、原理及相关知识，更重要的是，需要掌握芯片的物理结构分析、幅员编辑、逻辑分析、幅员物理验证等专业技能。集成电路幅员设计师就是高科技催生新职业的代表。集成电路幅员设计职业伴随IC产业的开展而产生,由于国内起步较晚，工作内容中科技含量较高,对从业人员的专业知识和技能要求较高，IC幅员设计人员是IC行业的紧缺技术人才之一。集成电路幅员设计国家职业资格设“中级、高级、技师

13、和高级技师4个等级，分别是幅员设计员、助理幅员设计师、幅员设计师、高级幅员设计师。由于集成电路幅员在集成电路中扮演非常重要的角色，所以凝结了设计思想和研发技术。集成电路幅员具有无形性，幅员设计中的器件配置和布局设计是抽象而无形的，而且这种设计的结果可以被现在的反向工程来得到集成电路的幅员设计，从而了解电路的功能、设计思路和方面等技术成果。所以未来保护幅员设计者的脑力劳动成果和技术创新积极性，需要并且应该对集成电路的幅员设计进行知识产权的保护。世界知识产权组织的?关于集成电路的知识产权条约?对幅员设计的知识产权也进行了保护。 第二章 幅员设计软件我们在学习幅员设计理论知识之后，对幅员的知识有了一

14、个大致的了解，但是，幅员设计所需的软件是必须的，这是我们画幅员必须要用的，因此对幅员软件的认识非常重要。这一章节对幅员软件作一个简单的介绍。2.1 集成电路幅员设计软件概述集成电路幅员设计软件有很多种，每个公司所用的电路幅员设计软件也会不尽相同，画幅员所用的软件比方有virtuoso，Cadence，Tanner等。我画幅员所用的软件是Tanner，因此，我将重点介绍一下Tanner软件，Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-

15、Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit幅员编辑器在国内应用广泛，具有很高知名度。L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工效劳，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规那么检查器DRC、组件特性提取器Device Extractor、设计布局与电路netlist的比拟器(LV

16、S)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。2.2 Tanner软件的L-Edit介绍 L-Edit是一个图形编辑器，它允许生成和修改集成电路掩模版上的几何图形。鼠标接口允许用户执行一般图形操作。既可使用鼠标访问下拉菜单也可以使用键盘来调用L-Edit命令。(1) 文件和单元 使用文件、单元、连接器、掩模基元来描述布局设计，一个文件可以有任意多个单元组成，在典型设计中，这些单元可以有层次关系，也可以相互独立，单元可以包括任意数量的掩模基元和

17、连接件，以及两者的组合，掩模单元由矩形、图、直线、多边形和技术层端口组成。 层次 完全层次性的单元可以包含别的单元的连接件。一个连接件是一个单元的“拷贝；如果编辑连接单元，这种改变将反映到那个单元的所有连接件上。L-Edit对层次不作限制。单元可以包含单元的连接件，被包含的单元又可以包含别的连接件。这样就形成了单元层次。在层次结构中可以有任意级。L-Edit不能用于别离的层次结构，连接件和基元几何图形都可以存在于层次结构的任意级中的同一单元内。 单元设计 L-Edit是一个低层次的，全定掩模编辑器，该编辑器不能执行层的自动转换。 层规划L-Edit是一个高层规划工具。用户可以选择要显示的连接件

18、，它显示一个边框，中间显示单元名，也可以显示掩模几何图形。使用内部隐藏时，可以操作用户设计的大型芯片级块，以获得所需要的层规划。用户可使用用于操作基元的几何图形的命令。(5) 文件格式L-Edit能输出两种掩模布局交换格式CIF,GDS以及Tanner Research公司的二进制数据库的格式TDBTanner Data Base，L-Edit能够读取CIFCaltech Intermediate Form和TDB文件。2.3 L-Edit具体使用讲解下面的所有操作都是建立在WINDOWS下的根底之上在安装好Tanner软件后，会出现如下几个幅员设计软件的应用快捷图标如图2-1： 图2-1 快

19、捷图标键我们需要绘制所需的电路原理幅员，需要单击需要单击第五个图标L-Editv11.1，然后会出现如下列图所示的幅员设计界面： L-Edit屏幕 如图2-2所示分三个主要局部:方式杠，菜单杠，工作区 图2-2 L-Edit 方式杠是屏幕左方的垂直空间，它显示了当前L-Edit操作的信息。显示的信息包括文件和单元名，层色和色彩选择，画绘图工具和鼠标功能。鼠标键功能的区域在状态或选择有变化的情况下会自动更新，以反映鼠标的当前功能。 菜单杠 是屏幕顶部的水平空间，在菜单杠中可以看到下拉式菜单标题的名字File, Edit, View, Draw, Cell, Setup, Tools, Windo

20、ws, Help如图2-3，每个菜单都为L-Edit功能列出了指令。鼠标允许用户显示一个菜单以及选择一个执行指令。 图2-3 L-Edit 以下是对各种菜单及其功能的简要描述：File菜单为读写设计文件和打印提供指令Edit菜单提供了主要的编辑指令View菜单为操作或修改工作窗口提供了指令Cell菜单为开、关及各种操纵单元提供了指令Setup菜单提供了一些指令，这些指令控制者不同的定制选择，如调色板，层设置等Tools菜单为主要的实用程序，如设计规那么检验器DRC,布线器Place and RouteWindows菜单为浏览窗口Help菜单为帮助文件工作区是屏幕上的其他局部，它定义了一个可以建

21、立、观察和编辑目标的窗口。L-Edit窗口可以移动到一个新的布局区里或能增大它的放大率以及包含一个更大的区域。可以根据所需细节的多少的情况来使用这些技术来观察整个布局区。使用鼠标根本的L-EDIT是通过鼠标来完成的，指、点、拉这些根本的鼠标技术允许用户建立、移动以及选择目标，还允许从L-EDIT下拉菜单中选择指令。2.4 根本对象编辑 L-Edit支持对象L-Edit支持九种对象：框、直线、图、多边形、圆形、扇形、圆环形，端口和单元连接元件，所有对象可以用同样的方式来建立和编辑，移动和选择。L-Edit不能对用户绘制的图形进行修改。L-Edit是面向对象的设计工具，而不是位图编辑器。 选择技术

22、层单击屏幕左边用于技术层选择的彩色正方形中的左鼠标键。彩色正方形将凹陷以确定当前层，用户生成的所有目标将在这一层中绘出。 隐藏和显示层当指向层区中的某一技术层时，击中鼠标右键时，会弹出有关改层及所有层的隐藏、显示等各种选择。 2.4.4 特殊层 L-Edit包括许多为自身使用的专用层，这些层与L-Edit环境中的多种结构相对应，栅格、起点、拖动框、单元轮廓和错误的出现是可以控制的，就像控制几何图形层那样。2.5 根本设计编辑 介绍用于建立和编辑作为整个IC布局的根本模块的设计单元的根本函数 单元的构成单元主要由两大局部组成，单元基元primitives是描述单元功能的实际单元内容和目标。单元连

23、接器instances将单元与其他单元连接起来。一个连接器包含了两个单元连接时的位置和方向信息。在有效设计中，单元、它们的基元和连接器结合在一起，构成了一个倒置的数状层次结构。 单元的使用、翻开、及拷贝可以在Cell下拉菜单栏中进行使用单元，翻开已存单元，编辑新的单元和拷贝单元等的有关操作。 连接元件单元连接件instances用于将单元放到布局中特定的位置和方向构造单元布局。这样如果一个单元在设计中屡次用到，改变那个单元可以一次完成，这种改变将反映到那个单元的所有连接元件上。 显示单元和连接单元在L-Edit中可以用View菜单下的Show/Hide inside 命令来显示两个连接起来的单

24、元的关系。 追加单元(Append)Append命令可用于把一个单元拷贝到另一个存在的单元上，追加命令可以拷贝单元的连接元件和基元，并把它们和目标单元连接起来。 颜色及调色板的设置 层配置 L-Edit支持无限多的设计层，每层的物体图案都用唯一的一种颜色和点阵图案进行填充，且可以根据需要改变。在Setup菜单的Layer命令还可以用来编辑当前设计文件的层结构，而且还可以修改生成屏幕层的颜色、图案，如图2-4 图2-4 层结构定义 调色板配置L-Edit的调色板包含256种不同的颜色，要修改颜色调色板，可从Setup菜单中选择Palette命令。2.7 设计规那么检查L-Edit允许使用设计规那

25、么检查器DRC来检查一个单元中的元素中有那些与几何约束冲突。这些规那么的准确性质取决与制造你所设计的芯片的厂商所作的规定。例如一个设计规那么可能是对某个层上两个别离物体之间的最小距离的要求，可以据此要求设置参数，然后执行DRC来检查设计是否与规那么冲突。设计规那么可以用Setup菜单下的DRC命令设置，以图2-5为例， 图2-5 N_well 最小宽度参数的设置和定义 2.8 小结以上对 Tanner软件的L-Edit的界面作了简单的描述，对L-Edit有了一个初步的认识，这对后章节绘制幅员做了根底性的铺垫。 第三章 幅员设计根底 集成电路的制造必然受到工艺水平技术的限制，受到器件物理参数的制

26、约，为保证物理参数的制约，为保证器件正确工作和提高芯片的成品率，要求设计者在幅员设计时遵循一定的设计规那么，这些设计规那么直接由流片厂家提供。设计规那么design rule是幅员设计和工艺之间的接口。符合设计规那么的幅员设计是保证工艺实现的第一个根本要求。有分别以mmicron和以lambda为单位的两种设计规那么。以m为单位的设计规那么那么是一种绝对单位，以为单位的设计规那么那么是一种相对单位。如果一种工艺的特征尺寸为sm，通常选取值等于s/2m 。选用为单位的设计规那么主要与MOS工艺的成比例缩小相关联。人们可以通过对值的重新定义很方便的将一种为工艺设计的幅员改变为适合另一种工艺的幅员，

27、大大节省了集成电路的开发时间和费用。集成电路幅员上的根本图形仅限于正多边形rectilinear polygons，即由水平和垂直线段构成的封闭图形，但有些工艺准许带45角的多边形。设计规那么主要包括各层次的最小宽度、层与层之间的最小间距以及最小交叠等。 最小宽度 minwidth 最小宽度是指封闭几何图形的内边与外边的最小距离，如图3-1和图3-2所示。 图3-1 最小宽度定义 3m 图3-2 metal 1 最小宽度为3m再利用DRC设计规那么检查时对幅员进行几何规那么检查时，对于宽度低于规那么中指定的最小宽度的几何图形，该软件将给出错误的提示。表3-1列出了某CMOS工艺中各幅员层的线条

28、最小宽度。 表3-1 某CMOS工艺中各幅员层的线条最小宽度 层Layer 最小宽度minWidthm N阱n well 12 扩散层p_plus_select/n_plus_select) 2 多晶硅poly 2 有源区Active 3 接触孔contact 22固定尺寸 第一层金属metal 3 接触孔vial 22固定尺寸 第二层金属metal2 3 第二层多晶硅Electrode 3 接触孔vial2 22固定尺寸 第三层金属metal3 5 最小间距minsep 最小间距指各几何图形外边界之间的最小距离，如图3-3所示。最小间距3m 图3-3 metal 1与metal 1 之间的最

29、小间距为3m 图3-4是违反设计规那么最小间距的图例：m 图3-4 违反最小间距规那么通过DRC检查，将会出现如图3-5所示的系统的错误提示。 图3-5 metal 1与metal 1 之间的最小间距应不小于3Mirconsm cmos工艺幅员各层图形之间的最小距离 表3-2 m cmos工艺幅员各层图形之间的最小距离 最小宽度 nwell active poly p_lpuls_select contact metal1 vial1 minsep n_lpuls_selectm Nwell 18Active 6 3Poly 1 3p_lpuls_select 3 2n_lpuls_selec

30、tContact 2 2 3metal1 3vial1 2 2 2 3 最小交叠(minoverlap) 交叠有两种形式： (1)一几何图形内边界到另一图形的内边界长度(overlap)，如图2-6所示： 图3-6 overlap (2) 一种几何图形外边到另一种几何图形的内边界长度(extension)，如图3-7所示： Y X 图3-7 extension对于图3-6的情况，我在画幅员时几乎没有遇到那类的，但是对于图3-7所示的最小交叠情况遇到的比拟多，对于图3-7的交叠情况可用图3-8和图3-9所示的情况来真实的感受一下： 图3-8 contact接触孔与metal1金属一层违反幅员最小

31、交叠规那么 图3-9 contact接触孔与poly多晶硅违反幅员最小交叠规那么m CMOS工艺幅员各层图形之间的最小交叠。 m CMOS工艺幅员各层图形之间的最小交叠 X n_well active poly p_lpuls_select contact metal1 vial1 Y n_lpuls_selectn_well 6ActivePoly 2 p_lpuls_select 2n_lpuls_selectContact 1.5 1.5 1metal1 1vial1 1 幅员检查 虽然幅员在设计规那么中一直按照特定的电路图展开，并遵循一整套的设计规那么，但是当幅员完成时还可能存在一些由

32、于人为各种因素的影响比方眼睛疲劳而出现一些错误，特别是大规模集成电路尤其如此。其原因很简单，大规模集成电路的幅员是成千上万个元件和几何图形的有机组合体，在设计过程中有成千上万次的操作，忽略、添加和错误在所难免。于是幅员的检查对于设计一个能正确实现预定功能的集成电路是非常重要和必要的。幅员检查的任务大小分为三个过程：设计规那么检查DRC),电路规那么检查ERC，幅员和电路图对照LVS。对于设计规那么检查DRC)，每种集成电路工艺都有一套贯穿于整个制造过程的技术参数，这些参数通常由所用的设备决定的，或者通过实验测量得到的。它们可能是极致、区间值或最优值。另一方面，为了实现在芯片上的测试和封装，焊盘

33、要有适当的大小和布局。根据这些参数，工艺厂家会制定出一套幅员设计规那么。每一个幅员都应该遵循确定的规那么进行设计。在画幅员的过程中要不时的进行设计规那么检查。没有设计规那么错误的幅员是技术上能够实现芯片功能的前提。设计规那么检查DRC，design rule check)的任务是检查发现设计中的错误。运行DRC，程序就按照相应规那么检查文件运行，发现错误时，会在错误的地方做出标记mark，并且做出解释，这样设计者就可以根据提示来进行修改。3.2 根本器件的幅员设计 图元从理论上讲，根据3.1节将讲的设计规那么内容，就可以画幅员了。但是，仅根据这些规那么来设计幅员，还是难以入手的，因为电路所涉及

34、的每一种元件都是由一套掩膜决定的几何形状和一系列物理、化学和机械处理过程的有机组合。这些组合工艺线开发的结果，对幅员设计着来讲，工艺能够制造的有源元件和无源元件的幅员应该作为工艺图形单元库，简称为图元库，是事先从工艺厂家得到的。必要时，必要时，设计者需要建立自己相应的图元库。这里之所以称为图元instace，而不是元件element，原因在于图元是一些不具备电路功能的图形结合。 图3-10 不同种类的图元从LEdit窗口中可知有图3-10的图元，在画幅员时，根据自己的需要调用不同的图元，通过相应的组合、排列位置以及符合设计流程就可以画出你所设想的电子根本元器件甚至各种电路。 根本MOS管的幅员

35、设计1. NMOS根本的幅员设计 在L-Edit界面的幅员编辑区，一般设定下列图为幅员设计的衬底，该衬底为P衬底，如图3-11 图 3-11 以P衬底为准的编辑区图3-12为一NMOS的剖面图： S G D poly SiO2 active N_select 图3-12 NMOS剖面图 (a) 首先要在状态栏中单击setup，找到design，并单击，翻开后现出图3-13的窗口，在technology中可设定编辑窗口中两最小格点之间的距离，一般设定微米m但也可根据设计者的要求确定其两小点之间最小距离。画一般教学试验性幅员，可设定为m 。 图3-13 可设定两小格点之间的距离 (b) 再在p衬底

36、上画出适当的n_slect， 如图3-14所示： 图3-14 P衬底上的n_slect区域(c) 在n_slect内，再选择N型有源区(active)：图3-15 如图3-15 画出有源选择区并进行DRC检查 同时用DRC检查幅员设计是否有错，如果没错会出现图3-15第二幅图的画面。 (d) 然后画出多晶硅poly，根据栅长和栅宽确实定而确定栅极的大小， 然后进行DRC检查 。 图3-16所示： 图3-16 红色图元为多晶硅poly (e) 确定源极和漏极 源极和漏极应该在有源区active内，同时确定栅极的接触点，而且有一定的规那么，需要用图元active contact有源区接触孔和图元p

37、oly contact多晶硅接触孔，画出后进行DRC检查是否有误。 画出如图3-17图形如下： 图3-17 各极孔的接触点 (f) 用第一层金属metal1与各极接触孔点连接，如图3-18所示： 图3-18 接触孔与金属线的连接 最后进行DRC检查，确定无误后，可确定一个最根本的NMOS器件幅员初步完成。 2. PMOS根本的幅员设计一个最根本的PMOS幅员和NMOS幅员大致步骤差不多，但制备NMOS的衬底是P衬底，制备PMOS的衬底是N衬底这一原那么。而幅员编辑区的衬底的P衬底，因此画PMOS幅员时需要一个适宜区域的n_well，再画p_select，其PMOS的剖面图如下列图3-19所示：

38、 S G D Poly SiO2 P型active P_select N_well P衬底 图3-19 PMOS内部结构剖面图 下列图是根据图3-19 PMOS的原理画出的幅员：如图3-20 P衬底 N_well P_select active Poly Metal1 图3-20 PMOS幅员并进行DRC检查最后运行DRC，检查是否有错误，没有错误就成功的绘制了一个最根本的PMOS幅员。值得一提的是，图3-19的NMOS器件幅员和图3-20的PMOS器件幅员是默认源极和衬底相连接的幅员，但是，往往有许多电路MOS器件的源极与衬底不是连接在一起的，例如一个与非门电路，其NMOS串接，如图3-21

39、(a)所示： 图3-21(a)串联的NMOS 图3-21b) 显有衬底的NMOS 由图3-21b)可知，NMOS器件M5的源极和衬底并没有连在一起。此时需要将连有衬底的NMOS的幅员表达出来，其画法为图3-22所示： 为了形成一个欧姆接触，需先进行P_select ，注入P+ 图3-22 带有衬底的NMOS而连有衬底的PMOS器件的幅员根本画法如图3-23所示：PMOS器件上的N衬底 为了和N衬底形成一个欧姆接触，需先画N_select 图2-23 带有衬底的NMOS 根本电阻的幅员设计在LEdit环境下COS工艺可用的电阻有多晶硅电阻、有源区电阻和阱区电阻。三种电阻的计算公式均为：R=(l+

40、2Xd/(w+w)Rsh +(2/n)Rcon，式中，Rsh为方块电阻值：lL和w分别为体电阻的长与宽；Rcon为单个接触区形成的电阻值；n为接触孔的个数。 多晶硅电阻 如图3-24 Xd Xd孔径电阻 L w w 图2-24 多晶硅电阻 其剖面图如图3-25：多晶硅衬底 图3-25 多晶硅电阻的剖面图 阱区电阻的幅员设计n_well resistor ID与n_well重合形成电阻区 一般N阱电阻比拟常见，在N型电阻中进行N+扩散，该扩散区与有源区形成N型有源区，有源区再通过接触孔和金属连接形成欧姆接触，而金属构成了电阻的两个电极。其画法如图2-26： N_wellN_plus_select

41、t 图3-26 N阱电阻幅员 有源区电阻N+有源区电阻幅员如图3-27： 图 3-27 N+有源区电阻幅员 根本电容的幅员设计 MOS集成电路中的电容几乎都是平板电容。平板电容器的电容表达式： C=0oxWL/tox ，式中，0ox是单位面积的栅氧化层电容；010-14F/cm；ox是栅介质二氧化硅的相对介电常数，其值为3.84，一般去3.9；tox是栅氧化层厚度，一般由硅片加工厂提供；W和L是平板电容器的宽度和长度，其乘积为电容器的面积。以多晶硅和扩散区或注入区组成的电容器为例，在淀积多晶硅之前，现在下电极板进行参杂然后用常规工艺生长栅氧化层和淀积作为上电极的多晶硅。其幅员设计如图3-28所

42、示。 电容区域 图3-28 电容器幅员图3-28中，多晶硅和扩散区active组成的电容器。对于双层多晶硅组成的电容器和金属和多晶硅组成的电容器就不再画出了。 二极管的幅员设计PN结是构成二极管的核心部件，只要在PN结的P区和N区分别加上电极，PN结就构成了二极管。PN结也是构成集成电路的根底，无论哪种类型的集成电路，芯片内部有很多PN结，例如一个PMOS管的P+源区和漏区与存底就形成了两个PN结。在标准的CMOS工艺中，可以制成两种类型的PN结：一种是在P型衬底中，另一种是在N阱里面。二极管的主要作用是保证电流的单向导电性，可以做器件之间的隔离。在MOS集成电路中，二极管主要为静电放电ESD

43、保护使用。图3-29为一个二极管的幅员，这是一个在N_well型中N区和P区构成的二极管。 N_well P区 N区 图2-29 N阱二极管PN结幅员在画二极管幅员时要注意二极管的面积，由于流过二极管的电流大小和二极管的面积成正比，因此二极管的面积要适中选择，不能太小。 上述介绍的是常见器件的幅员根本设计，此外，还有许多各种类型的幅员器件，比方像电感，HBT异质结双极性三极管，GaAs类型的晶体管等等，由于自我水平有限，都未画出其幅员。设计根本元器件的幅员，不仅需要知道L-Edit软件的使用，还要掌握各个元器件的根本结构原理与工作原理以及对器件的剖面图、左视图、正面图识别，这样，在幅员设计的时

44、候心里就有一个大致的方向，画起来就比拟的容易。在这张节中，画根本元器件的某些幅员时，出现了多个金属接触孔，这是因为让金属线条和有源区能够充分的接触，能够进行高速率的导电，同时可以防止在工艺加工时某个接触孔接触不良而发生的断路现象。不是说画的孔越多越好，也需要进行综合考虑，比方器件的幅员设计大小对于材料本钱是否划算等，这些通常需要厂家的准确预算。对于简单的幅员设计，可以画出器件幅员后进行DRC检查，但是对于复杂的器件，必须画一步进行一步DRC检查，不能画完后进行检查，因为大规模集成电路幅员是成千上万个元件和几何图形的有机组合，设计过程中有成千上万次操作，如果某个器件的幅员因为DRC检查出错，而修

45、改，那么许多器件的幅员需要做出相应的调整，不然制作出来的器件将达不到厂家预想的目的。在画有些幅员的时候，电路图要求栅长和栅宽比拟小，而各接触孔的大小事不变的，这就需要一定的技巧。比方说，我画一个栅长为3微米，栅宽为4微米的一个根本NMOS幅员，如图2-30所示。 图 2-30 栅长和栅宽较小的时的幅员 第四章 主从JK触发器的幅员设计 4.1 主从JK触发器主从JK 触发器是在主从RS触发器的根底上组成的，如图4-1所示。 在主从RS触发器的R端和S端分别增加一个两输入端的与门U1和U2，将Q(out1)端和输入端经与门输出为原S端，输入端称为J端，将Q(out)端与输入端经与门输出为原R端，

46、输入端称为K端。 S Q R Q 图4-1 主从JK触发器原理图 由上面的主从JK触发器电路可知，S=JQ，R=KQ，将R和S的等式带入主从RS触发器的特征方程Qn+1=S+RQn可得：Qn+1=JQn+KQn，当： J=1，K=0时，Qn+1=Qn+Qn J=0，K=1时，Qn+1=0 J=K=0时，Qn+1=Qn J=K=1时，Qn+1=Qn由以上分析，主从JK触发器没有约束条件。在J=K=1时，每输入一个时钟脉冲，触发器就翻转一次。触发器期的这种状态称为计数状态，由触发器翻转的次数可以计算出输入时钟的脉冲的个数。其状态转移真值表如表4-1所示 表4-1 设在J=K=1时，cp是一时钟信号

47、的波形图如图4-2所示：J=K=1CpQQ 图4-2 由时钟信号产生的输出波形 4.2 主从JK触发器组成分析用Orcad在进行仿真之后，能得到图4-2所示的波形图，这样，主从JK触发器的数字模块电路设计根本完成，由图4-1可知，主从JK触发器需用10个与非门电路，1个非门电路。 非门电路1. 非门内部元器件组成及电路图非门又称反相器，因CMOS反相器功耗低，耐用等优点而使之得到广泛的应用，CMOS反相器是组成集成电路最根本的单元之一。它是由一个增强型PMOS管为负载和一个增强型NMOS管为驱动管串接而成，图4-3(a)为orcad软件中非门电路符号，图4-3(b)为其CMOS反相器电路图。

48、图4-3(a)非门电路符号 图4-3(b)CMOS反相器由图4-3(b)可见，两管的栅极并联作为输入端，漏极连在一起作为输出端，PMOS管的衬底和源极连在一起接电源的高电位(直流电压正极)端，NMOS管的衬底和源极连在一起作为电源的低电位端(接地端)。当IN为高电平(1)时，M1截止，M2导通，当IN为低电平(0)时，M1导通截止，M2截止。2. CMOS反相器的幅员设计在第三章中已经分别介绍了NMOS和PMOS幅员的根本画法，再根据图4-3(b)，我们可以画出反相器的幅员，如图4-4所示：接高电位端接地端 输入端in输出端out 图4-4 CMOS反相器幅员 图4-4是一个结果DRC检查过的

49、幅员，没有违反任何尺寸规那么的错误。在画出反相器的过程中，也遇到了一些问题：(1) 比方说画幅员不够熟练，要不断的去参照原理图，画起来速度较慢。(2) 没有掌握好有源区active到N-well的距离，即违反了最小交叠的原那么，往往会出现较小的尺寸差异，如图4-5所示。(3) 画出每一层的幅员都要进行DRC检查，否那么画到最后可能会出现很多幅员设计规那么的错误，如果画完再改将会浪费很多时间和精力。(4) 对于反相器中元器件的幅员金属线的连接，如果按最初画出的形状进行连接，可能会走不必要的弯路，比方说，金属线走线的不好，会造成厂家制作本钱大打折扣，同时也要考虑尽量保证较少的金属层，尽量防止和减少

50、较差重叠，不然对该元器件的性能也产生不良影响。 图4-5 最易犯交叠错误 对于一个MOS管的合理布局，也是重要的，在必要的情况下，要对某个MOS管的幅员进行上下左右的对换调整，以下面的图例进行说明：最初画出的NMOS和PMOS幅员如图4-6所示， 图4-6 通过DRC验证的两个MOS管幅员但是端口连接和布局的时候，要将幅员的位置进行改变，已到达自己较理想的布局界面，在LEdit窗口的菜单栏中，有一组图标是用来专门对所圈中的幅员进行左右、上下的位置调换的，如图4-7所示。对某个幅员位置进行逆时针旋转对某个幅员位置进行上下方向调换对某个幅员位置进行左右方向调换 图4-7 菜单栏局部图标的功能 以实

51、际的幅员进行举例说明，如图4-8、4-9、4-10所示： G G S D D 图4-8 NMOS管进行左右对等调换 图4-9 NMOS管进行上下对等调换 图 4-10 PMOS按逆时针方向进行位置变换 与非门电路1. 与非门电路及组成以两输入与非门为例，其电路符号如图4-11所示。 图4-11 两输入与非门 图4-12为两输入端CMOS与非门，它由两个串联的驱动管MN1,MN2 图4-12 CMOS与非门电路和两个并联的负载管MP1，MP2所组成。 当输入A,B均为高电平时，MN1,MN2导通，MP1，MP2截止，输出低电平；当输入中一个如B端为低电平，那么对应的驱动管MN2，负载管MP2导通

52、，输出为高电平，因此该电路具有与非功能，即F=AB 。2. 两输入与非门幅员设计首先要画出两个PMOS和两个NMOS幅员，根据自己的设想，摆放MOS管幅员的位置，以便金属线的连接；同时要考虑尽量节省编辑区的空间位置，输入输出端尽量不要交叉，以免影响器件的性能，并且要进行DRC验证。经过DRC验证的与非门幅员如下列图4-13所示。接地接电源端口out输入端B输入端A 图4-13 与非门幅员图4-13是经过屡次对几个MOS管幅员进行布局配置而得出的。而对于同样是与非门图4-14的图，就存在有明显的缺陷，在性能和DRC规那么相当的情况下，图4-14的与非门幅员占用太多的窗口编辑区，不够紧密，对于在画

53、上万个元器件幅员的时候，将会造成很多空白区，这将给制造芯片厂商在制造本钱上将大大增加，因此幅员设计时，在其幅员布局配置上是相当重要的。空白区域用带实线的长方形方框圈起来的这一局部，对其它局部幅员的连线走向将带来不变 图 4-14 结构布局不合理的与非门幅员 4.3 主从JK触发器的幅员设计 从图4-1主从JK触发器的原理图可知，该触发器由10个与非门电路和一个非门电路组成，将10个与非门电路和1个非门电路用orcad软件中的MOS管代替，并绘制出来，并且对其进行仿真，将得到如图4-15所示的电路原理图。 图4-15 主从JK触发器电路原理图通过 图4-15的原理图，我们将10个与非门电路的幅员

54、和一个非门电路的幅员进行合理布局、连线，再进行DRC验证，将可初步完成幅员的设计。值得注意的是，在绘制每一个MOS管的时候，都要知道MOS管的各个参数，特别是栅长和栅宽，用以确定poly层的面积大小。最初绘制的主从JK触发器幅员电路如下列图4-16所示 Clk k J 直流电源端 接地点 Q Q 图4-16 最初的触发器幅员设计 由于图4-16中的幅员设计存在缺乏(比方说每个幅员器件的衔接距离过大、不够紧密，线路连接宽松、不紧凑，利用等电位点有些连线可缩短连接距离以简化线路的布局等)，因此，对幅员进行重新设计、线路优化布局以后，画出了该电路图最终版，如图4-17所示。 Clk K J 可连接电

55、源的正极电源接地端 Q Q 图4-17 重新的布局的JK触发器电路幅员这样，通过DRC验证后，电路的幅员根本完成，后续工作是进行电路提取，电气规那么检查ERC和幅员与电路图对照LVS，这三步的检验工作很复杂，同时由于个人的知识水平、精力和时间相当有限，这里就不再介绍了。由于MOS管较多，放大后的幅员无法全部看完，只能将画好的幅员进行缩小，所以图4-16和图4-17许多接触孔连接处无法看到，像有源active孔和第一层金属metal连接处、第一层金属和第二层金属vial 1的接触孔都无法看到，而第一层金属和第二层金属vial 1的接触孔又与第一层金属和第二层金属交叉处易发生混淆，这只有通过原图放

56、大才能看清楚。 通过图4-16和图4-17的对照，发现很多差异，其实两个图中幅员连接都正确，对两图进行其幅员的DRC验证，也没违反设计规那么，但是图4-16中浪费了太多的版面，看起来不紧凑，线路布置有多余的，有走弯路的，而这些错误在设计器幅员不改正时将会浪费制造厂家的材料本钱，这是必须考虑的。当然，在布局过程中也遇到了很多不便，对于初学者来说，在画幅员时要不断的和原理图进行对照，所需的时间和精力也比拟多，画图较慢。4.4 小结通过对主从JK触发器的幅员设计，需要掌握很多相关的知识，因此做如下一些总结： 对画幅员的软件应该要有最根本的了解；需要对设计幅员的电路原理图能够认识，知道电路有什么功能及

57、用途，但也不必太注重电路原理，这些由电路设计工程师负责；对于像MOS管、电阻、电容等根本元器件的工作原理，它们的内部结构应该掌握，特别是MOS管的工作原理，内部结构原理，对MOS管的剖面图，俯视图和正视图都应该会看；需要懂得一些电路分析，模电，数电的知识；对于VHDL和ORCAD之类的软件要会一两种，这是用于电路幅员设计的前端模拟仿真分析。(2) 幅员和工艺之间的关系：一些人认为画幅员就是用几个颜色画一些 4-18 NPN晶体管幅员与工艺剖面图简单图形，不知其所以然，其实在绘制平面幅员时，要联系到幅员在工艺流程中 的物理实现过程来学习，如图4-18 为一NPN晶体管左图为晶体管的幅员，右图为工艺实现的俯视图，