组成原理教学实验系统

1、 计算机组成原理实验1计算机组成原理实验一、实验教学目标计算机组成原理是计算机与通信类等专业的一门核心课程，又是一门实验性很强的课程，从课程地位来说，它在先导课和后继课起着承上启下和继往开来的作用，具有知识面广，内容多难度大等特点，为了便于学生们学好这门课，结合教材，选用唐都教学仪器公司的计算机组成原理实验仪，面向本学院的计算机、网工和通信、数理学院的信科等专业的本科生进行教学实验和课程设计。2通过实验，学生加深对基本理论及基本概念的理解，了解计算机系统的硬件和软件构成方法，掌握计算机硬件系统中运器、控制器、存储器、输入设备、输出设备和总线系统的原理与结构。以培养学生分析和设计计算机各部件的能

2、力，特别是动手能力，使学生做到理论与实践相结合、硬件与软件相结合，逐步达到能运用理论知识设计一些性能良好的指令系统，提高自行设计、调试、分析问题和解决问题的能力。为后续专业课程的学习打下扎实的理论基础。3计算机组成原理实验二、实验基本要求 本课程要做5个以上的实验，范围涉及计算机的5大部件，既有验证实验，又有综合实验。 要求学生必须做好实验前的预习准备，包括弄懂各项实验的实验原理，熟悉各项实验中相关的理论知识，掌握对设计方法，制定实验步骤和记录格式。在实验中学会使用相关仪器设备进行实验测试、观察和分析实验现象、排除实验故障的正确方法。记录实验结果，编写实验报告。学期实验课程结束后进行实验课程的

3、考核。4三、实验项目设置与内容5主要硬件配置实验系统的组成单元及构成芯片6 TDN-CD+系统硬件结构图7TDN-CN+系统模块单元介绍1、电源单元采用的是三路高效开关电源作为系统工作和实验电源，其主要技术指标为：输入电压：AC165260V输出电压电流：5V/2A、12V/0.2A、-12V/0.2A输出功率：15W效率：75稳压性能：电压调整率0.2%负载调整率0.5%纹波系数0.5%工作环境温度：-540系统电源已置于电路板下方机箱内，电源开关在电路板的左上角。当关闭电源后，不要立即重新开启，关闭到重新开启之间需要至少秒间隔。8TDN-CN+系统模块单元介绍2、单片机控制单元（8051

4、UNIT） 此单元为CM+特有的单元，控制单元主要包括：（1）89C51无外扩存储器（数据和程序存储器）最小系统；（2）3片74LS245构成24为微代码I/O接口（3）P3.0,P3.1和1488,1489构成PC 串行通讯接口（4）P2.0-P2.5构成6位微地址总线；（5）数据通路控制信号隔离电路（2片74LS245构成）9TDN-CN+系统模块单元介绍3、逻辑信号测量单元（OSC UNIT）本单元位于实验系统板左上方，其标注有OSC UNIT，本单元提供两路逻辑信号PC示波器，用于测试数字信号波形，其电路构成如图3-14所示。10TDN-CN+系统模块单元介绍4、微控制器电路单元（MI

5、CRO-CONTROLLER UNIT）本系统的微控制器单元电路主要由编程部分和核心微控制器部分组成，其电路构成如图3-6所示。编程部分是通过编程开关的相应状态选择及由CLK,CLK0引入的节拍脉冲的控制来完成将预先定义好的机器指令对应的微代码程序写入到2816控制存储器中，并可以对控制存储器中的机器代码程序进行校验。该系统具有本机现场直接编程功能，且由于选用2816 E2PROM芯片为控制寄存器，所以具有掉电保护功能。核心微控制器主要完成接收机器指令译码器送来的代码，使控制转向相应的机器指令对应的首条微代码程序，对该条机器指令的功能进行解释或执行工作。 11TDN-CN+系统模块单元介绍5、

6、信号源此单元位于STATE UNIT 左侧，标有SIGNAL UNIT,其电路构成如图3-5-3所示，可先调节W1,使H23端输出用户期望的某一频率的波形信号，信号的频率在30HZ-300HZ；然后，再调节W2使H23端输出特定占空比的信号，供实验时选择使用。12TDN-CN+系统模块单元介绍6、时序电路单元（STATE UNIT）时序电路单元位于装置的左上部，其电路由四部分组成：消抖电路（KK1）、时序控制（TS1、TS2、TS3、TS4）、时钟信号源（）、拨动二进制开关组（STOP、STEP）。13TDN-CN+系统模块单元介绍7.运算器单元（ALU UNIT）运算器单元位于实验线路板左部

7、，它包括运算器单元和寄存器堆单元。图中虚线框内的线已在线路板上连好，虚线框上的信号线为引出线，在装置中可找到相应的丝印字，以下各单元类同。运算器单元由以下部分构成：两片74LS181构成了并-串型8位ALU；两个8为寄存器DR1和DR2作为暂存工作寄存器，保存参数或中间运算结果；ALU的输出有三态门74LS245通过排针连到数据总线上；一片8位的移位寄存器74LS299可通过排针连到数据总线上；由GAL和74LS74锁存器组成进位标志控制电路和为零标志控制电路；进位标志和为零标志指示灯。其电路构成如图3-1所示。14TDN-CN+系统模块单元介绍8、控制信号发生单元（W/R UNIT）此单元位

8、于线路板左中部，用来转换产生各单元电路所需的时序信号，以及外总线所需的读/写控制信号W/R。该单元电路由2部分组成，具体如图3-12所示：（1）4个排针引出端T1,T2,T3,T4为时序信号引入端，它们和实验单元中相应的时序信号控制端全部相连。在做部分实验时，须将相应线接至KK2来产生单脉冲；做模型机实验时，T1,T2,T3,T4接至STATE UNIT相应的TS1,TS2,TS3,TS4即可。（2）在实验中只需适当定义24位微代码信号的含义，并将读/写控制位接入到WE上，就可为系统外总线提供W/R信号。15TDN-CN+系统模块单元介绍9、逻辑译码单元（LOG UNIT）本单元主要功能是根据

9、机器指令及相应的微代码进行译码使微程序转入相应的微地址入口，从而实现微程序的顺序，分支，循环运行，及三个工作寄存器R0,R1,R2的选通译码，它们共由两片GAL构成，其电路构成如图3-7所示：16TDN-CN+系统模块单元介绍10、指示灯单元（LED UNIT）此单元由4个发光二极管构成，其单元电路如图3-17所示，用于测量和指示逻辑信号，信号为0时指示灯亮。17TDN-CN+系统模块单元介绍11、寄存器堆单元（REG UNIT）这部分由三片8位寄存器R0,R1,R2组成，它们用来保存操作数及中间运算结果等。三个寄存器的输入已联志BUS总线，而三个寄存器的输出共用一个RJ1引出，待用排线连至总

10、线。其电路构成如图3-2所示。18TDN-CN+系统模块单元介绍12、计数器与地址寄存器单元（ADDRESS UNIT）此单元位于实验线路板的中部，由地址寄存器AR、程序计数器PC及8为地址显示灯构成。单元中程序计数器及地址寄存器的输入已接至总线，而程序计数器的输出以排针形式引出（ADJ6）,地址寄存器的输出以排针形式引至外总线单元“EXTBUS”中的AD7-AD0，其电路原理如图3-3所示。19TDN-CN+系统模块单元介绍13、指令寄存器单元（INS UNIT） 指令寄存器单元中指令寄存器的输出以排针形式引出，构成模型机时用它作为指令译码电路的输入，实现程序跳转控制，其电路构成如图3-4所

11、示。20TDN-CN+系统模块单元介绍14、总线单元（BUS UNIT）本单元位于实验装置中部，包括6组排针，它们是横向对应连通的。排针下方是和总线对应的8位数据显示灯，以显示总线上的二进制数值，将引出的排针与总线单元用8孔排针连好，就可构成相应的实验电路的数据通路。其电路构成如图3-11所示。21TDN-CN+系统模块单元介绍15、扩展单元（EX UNIT）此单元位于实验装置的左下角，单元两侧的8线排针为两组独立的总线扩展转接区，中间为I/O译码电路，采用一片74LS139作译码器，其电路机构如图3-13所示。22TDN-CN+系统模块单元介绍16、外总线单元（EXT BUS）此单元位于实验

12、装置中下部，其中AD7-AD0排针为ADDRESS UNIT的地址总线输出；D7-D0排针为BUS UNIT的数据总线输出；W/R作为W/R UNIT的输出读/写控制线；A8,A9为转接插座，可接至MICRO-CONTROLLER UNIT的24位控制位中的任意两位，作为外设选择信号。23TDN-CN+系统模块单元介绍17-18、PLD单元此单元位于实验装置右下方，有ISP1032 UNIT(CPLD芯片)和PC DRIBER (PC编程接口)组成，CPLD芯片的所有引脚均以排针形式引出。ISP LS11032芯片可进行再系统编程。编程时由专用电缆将PC-PORT排针接至PC机并口，然后将E-

13、PLD排针接至左边A-PLD（信号对应）即可。可编程逻辑器件 英文全称为：programmable logic device 即 PLD。 PLD是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。这样就可以由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。 24TDN-CN+系统模块单元介绍可编程逻辑器件的两种主要类型是现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。 在这两类可编程逻辑器件中，FPGA提供了最高的逻辑密度、最丰富的特性和最高

14、的性能。 现在最新的FPGA器件，如Xilinx Virtex系列中的部分器件，可提供八百万系统门（相对逻辑密度）。 这些先进的器件还提供诸如内建的硬连线处理器（如IBM Power PC）、大容量存储器、时钟管理系统等特性，并支持多种最新的超快速器件至器件（device-to-device）信号技术。 FPGA被应用于范围广泛的应用中，从数据处理和存储，以及到仪器仪表、电信和数字信号处理等。 与此相比，CPLD提供的逻辑资源少得多 - 最高约1万门。 但是，CPLD提供了非常好的可预测性，因此对于关键的控制应用非常理想。 而且如Xilinx CoolRunner系列CPLD器件需要的功耗极低

15、， 25TDN-CN+系统模块单元介绍19、输入设备单元（INPUT DEBICE）此单元位于实验装置左下角，使用8个拨动开关作为输入设备，其电路原理如图3-9所示。26TDN-CN+系统模块单元介绍20、主存储器单元（MAIN MEM） 此单元位于实验装置左下方，用于存储器实验中的机器指令，其电路原理如图3-8所示。27TDN-CN+系统模块单元介绍21、输出设备单元（OUTPUT DEBICE）此单元位于实验装置左下方，作为输出外设，输出数据进入锁存器后由两个数码管显示其值，具体电路原理如图3-10所示。28TDN-CN+系统模块单元介绍22、开关单元（SWITCH UNIT）此单元位于实验装置右下方，其电路构成如图3-16所示（只画一组，其它类同），单元中的开关都可作为通用电路使用，为防止实验时接至二进制开关产生混乱，二进制开关下方均有丝印字（用户也可以自己定义），所有实验接线时可将实验中的各电平控制模拟信号接至相应的二进制开关。29TDN-