电子技术课程设计-数字钟

1、.：.；电子技术课程设计 数字钟 学院：华科学院 专业、班级：电气062201H 姓名：范晓晶 学号：200622050104 指点教师：柴婷婷 2021年12月目 录一、设计义务与要求2二、总体框图2三、选择器件5四、功能模块16五、总体设计电路21六、设计领会24一、设计要求及义务数字钟是一种用数字显示秒、分、时的计时安装，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动安装等优点，因此得到了广泛的运用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分

2、计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。详细要求如下：钟是一种用数字电路技术实现时、分、秒计时的安装。经过数字钟的 制造进一步了解中小规模集成电路。设计指示：时间以12小时为一个周期；显示时、分、秒；具有校时功能，可以分别对时、分进展单独校时，使其校正到规范时间；计时过程具有报时功能，当时间到达正点前10秒进展蜂鸣报时；用555多振荡器提供表针时间基准信号。设计要求：画出电路原理图或仿真电路图元器件及参数选择；电路仿真；接线及调试。二、总体框图1.数字钟组成电路的总体框图如以下图所示：时显示器分显示器秒显示器12进制计数器60进制计数器60进制计数器整点报时校时电路振

3、 荡 器图一、总体框图2.设计思绪及模块功能 根据设计义务和要求，对照数字钟的总体框图，可以分以下几部分进展模块化设计。秒脉冲发生器秒脉冲发生器是数字钟的中心部分，它的精度和稳定度决议了数字钟的质量，本实验可采用555定时器组成的多谐振荡器发出秒脉冲即1Hz脉冲。电路图如以下图所示。图二、秒脉冲发生器计数译码显示 秒、分、时分别为60、60和12进制计数器。秒、分均为六十进制，即显示0059，它们的个位为十进制，十位为六进制。时为十二进制计数器，显示为0011，个位仍为十进制，而十位为二进制，但当十进位计到1，而个位计到2时清零，就为十二进制了。 一切计数器的显示均采用DCD-HEX译码显示器

4、。校正电路在刚刚开机接通电源时，由于时、分为恣意值，所以，需进展调整。置开关在手动位置，分别对时、分、秒进展单独计数，计数脉冲由秒脉冲输入。整点报时电路当时计数器在每次计到整点时，需求报时，这可采用译码电路来处理，即当分为59时，且秒计数到50时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时，时间继续十秒。三、选择器件实验所用器件如下：表一 实验所用器件序号器件功能器件数174LS160可预置BCD异步清零十进制加法计数器6片274LS04反相器4片374LS002输入端四与非门1片474LS082输入端四与门1片5555用于构成多谐振荡器1片7三极管8099放大驱动1个8扬声器1/4

5、W,8鸣叫报时1个9电容0.172 uF用于构成多谐振荡器1个10电容0.01uF1个11电阻1.4K2个12电阻1001个13电位器(4.7K)用于构成延续脉冲电路1个14电阻(200)1个15单刀双掷开关用于校正电路4个16数字电子技术实验箱搭接硬件调试结果1个17直流稳压电源各一个各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图及逻辑功能分别如下： 1.74LS04仔细察看一下三极管组成的开关电路即可发现，当输入为高电平常输出等于低电平，而输入为低电平常输出等于高电平。因此输出与输入的电平之间是反向关系，它实践上就是一个非门。亦称反向器。在一些适用的反向器电路中，为了保证在输入低电平常

6、三极管可靠地截止，常在三极管的基极衔接一个电阻R和一个负电源VEE。由于接入了电阻R2和负电源VEE,即使输入的低电平信号稍大于零，也能使三极管的基极为负电位，从而使三极管能可靠地截止，输出为高电平。当输入信号为高电平常，应保证三极管任务在深度饱和形状，以使输出电平接近于零。为此，电路参数的配合必需适宜，保证提供应三极的基极电流大于深度饱和的基极电流。 所用芯片74LS04是一个有六个反相器的芯片，其逻辑框图如以下图所示：图三、芯片74LS04管脚图逻辑功能表如以下图：表二 74LS04 逻辑功能表 逻辑函数式Y= A逻辑功能描画如下：当输入端为低电平0时，输出端为高电平1；当输入端为低电平1

7、时，输出端为高电平0；即输出端的电平与输入端的电平总是相反的。2.74LS0074系列与非门的电线电缆与三极管组成的TTL反相器的典型电路的区别在于输入端改成了夺发射极三极管。多发射极三极管的基区和集电区是共用的，而在P区的基区上制造了两个或多个高掺杂的N型区，构成了两个相互独立的发射极。我们可以把多发射极三极管看作两个发射极独立而基极和集电极分别并联在一同的三极管多发射极三极管可实现与运算。所用芯片74LS00，其逻辑框图如以下图所示： 图四、芯片74LS00逻辑框图逻辑符号图： 图五、芯片74LS00逻辑符号逻辑功能表如以下图： 表三 74LS00 逻辑功能表逻辑函数式Y=AB 逻辑功能描

8、画如下： 其中A、B为输入端，Y为输出端。当输入端A=0，B=0时，输出端Y为高电平，即Y=1； 当输入端A=0，B=1时，输出端Y为高电平，即Y=1； 当输入端A=1，B=0时，输出端Y为高电平，即Y=1； 当输入端A=1，B=1时，输出端Y为低电平，即Y=0； 即两个输入端A、B的输入电平只需有一个是低电平0，输出端Y就为高电平1；只需A、B两个输入端的电平同时为1时，输出端Y才为低电平0。3.555图六、555芯片内部构造图六为国产双极型定时器CB555内部电路构造原理图。它是由比较器C1和C2，根本RS触发器和集电极开路的放电三极管TD三部分组成。 其中VH是比较器C1的输入端，v12

9、是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时，VR1=2/3VCC,VR2=1/3VCC。假设VCO外接固定电压，那么VR1=VCO,VR2=1/2VCO. RD是置零输入端。只需在RD端加上低电平，输出端v0便立刻被置成低电平，不受其他输入端形状的影响。正常任务时必需使RD处于高电平。图中的数码18为器件引脚的编号。555定时器是一种中规模集成电路，只需在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。555集成定时器由五个部分组成：根本RS触发器：由两个“与非门组成比较器：C1、C2是两个电压比较器分压器：

10、阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。晶体管开卷和输出缓冲器：晶体管VT构成开关，其形状受端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载才干和隔离负载对定时器的影响。其逻辑框图如下： 图七、逻辑框图逻辑符号如下： 图八、555逻辑符号逻辑功能表如以下图：表四 555逻辑功能表输 入输 出阈值输入(vI1)触发输入(vI2)复位()输出()放电管T00导通 11截止10导通1不变不变逻辑功能描画如下：555定时器的主要功能取决于比较器，比较器的输出控制RS触发器和放电管T的形状。图中RD为复位输入端，当RD为低电平常，不论其他输入端的形

11、状如何，输出v0为低电平。因此在正常任务时，应将其接高电平。由图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC和1/3VCC。当vI12/3VCC，vI21/3VCC时，比较器C1输出低电平，比较器C2输出高电平，根本RS触发器被置0,放电三极管T导通，输出端vO为低电平。 当vI12/3VCC，vI21/3VCC时，比较器C1输出高电平，比较器C2输出低电平，根本RS触发器被置1,放电三极管T截止，输出端vO为高电平。当vI11/3VCC时，根本RS触发器R =1、S =1,触发器形状不变，电路亦坚持原形状不变。综合上述分析，可得555定时器功能表如表10.11.1所示。假设

12、在电压控制端5脚施加一个外加电压其值在0-VCC之间，比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的任务形状。 4.74LS16074LS160为十进制同步加法计数器逻辑框图如图： 逻辑符号如图： 图十、74LS160逻辑符号图九、74LS160逻辑框图逻辑功能表如下：表五、74LS160逻辑功能CPEP ET任务形状0 置零10 预置数110 1坚持11 0坚持但C=0111 1计数逻辑功能描画如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为任务

13、形状控制端。当RC=0时一切触发器将同时被置零，而且置零操作不受其他输入端形状的影响。当RC=1、LD=0时，电路任务在预置数形状。这时门G16-G19的输出一直是1，所以FF0-FF1输入端J、K的形状由D0-D3的形状决议。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的形状，所以CP信号到达时它们坚持原来的形状不变。同时C的形状也得到坚持。假设ET=0、那么EP不论为何形状，计数器的形状也坚持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路任务在计数形状。从电路的0000形状开场延续输入16个计数脉冲时，

14、电路将从1111的形状前往0000的形状，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。其内部原理图如以下图所示： 图十一、74LS160内部原理图5.74LS08最简单的与门可以用二极管和电阻组成。74LS08是四组二输入端的与门。 其逻辑框图如以下图： 图十二、74LS08逻辑框图其逻辑符号如以下图： 图十三、74LS08逻辑符号其逻辑功能表如下： 表六、74LS08逻辑功能1A1B1Y2A2B2Y3A3B3Y4A4B4Y000000000000010010010010100100100100111111111111 其逻辑功能描画如下： 当两个输入端A=0，B=

15、0时，输出端Y为低电平0，即Y=0； 当两个输入端A=0，B=1时，输出端Y为低电平0，即Y=0； 当两个输入端A=1，B=0时，输出端Y为低电平0，即Y=0； 当两个输入端A=1，B=1时，输出端Y为低电平1，即Y=1； 即只需两个输入端A、B的输入电平有一个是低电平0，输出端Y即为低电平0；只需A、B的输入电平全为1，输出端Y才为高电平1。 6.LED LED是发光二极管Light Emitting Diode的英文缩写。LED显示屏是由发光二极管陈列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、运用寿命长、本钱低、亮度高、缺点少、视角大、可视间隔 远、规格种类全等特点。目前LED

16、显示屏作为新一代的信息传播媒体，曾经成为城市信息现代化建立的标志。管脚分别接输出段的、图形显示如以下图所示：图十四、LED显示屏四、功能模块 四、功能模块 1.秒脉冲发生器本实验采用555定时器组成多谐振荡器来产生1Hz的秒脉冲。电路图如以下图十五所示：图十五.秒脉冲发生器电路图利用Multism2001的仿真结果如以下图所示：图十六、延续脉冲电路仿真结果2.计数译码显示 这一部分均采用中规模集成电路74LS160实现秒、分、时的计数，其中秒、分为60进制，时为12进制。从以下图可发现秒、分两组六十进制计数电路完全一样。当计数到59时，再来一个脉冲变成00，然后再重新开场计数。图中用“同利用“

17、异步清零反响到CR端，而实现个位十进制，十位六进制功能。时为十二进制，当开场计数时，个位按十进制计数，当计到11时，这时再来一个脉冲，应该回到“零。所以，这里必需使个位既能完成十进制计数，又能在高低位满足“11这一数字后，计数器清0，图中采用了十位的1和个位的2相“与非后再清0。 一切计数器的显示均采用DCD-HEX译码显示器。计数译码显示电路如以下图十七所示。图十七、计数译码显示电路3.校正电路 在刚刚开机接通电源时，由于时、分、为恣意值，所以，需进展调整。置开关在手动位置，分别对时、分进展单独计数，计数脉冲由秒脉冲产生。将开关打到手动校正的位置，即可对时、分进展校正。校正电路如以下图十八所

18、示。 图十八、校正电路图数字钟的校正部分主要是经过开关实现的。当需求进展校正时，将开关J1翻开，J2打到+5V时为分校正,J3打到+5V，J4打到上面时为时校正。 4.整点报时电路当时计数器在每次计到整点时，需求报时，这可采用译码电路来处理，即当分为59时，那么秒在计数到50时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时，图中用灯泡替代三极管和喇叭。整点报时电路如以下图所示图十九、整点报时电路图图中数字钟显示六点五十九分五十一秒，图中灯泡发光。五、总体设计电路图 总体电路原理图如以下图九所示。 本次设计的总体电路整体任务原理大体描画如下： 1.首先，由555定时器组成一个多谐振荡器得

19、到1HZ的秒脉冲，秒脉冲发生器的输出端接到每个计数器的时钟输入端。2.数字钟的分、秒计数部分均为六十进制计数器显示0059，采用两片74LS160来实现。个位为十进制，十位为六进制，当个位计数到9时，再来一个脉冲变成0，同时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为十二进制计数器显示0011，也是采用两片74LS160实现。当开场计数时，个位按十进制计数，当计到11时，这时再来一个脉冲，回到“零。所以，这里必需使个位既能完成十进制计数，又能在高低位满足“11这一数字后，十计数器清0，图中采用了十位的1和个位的2相“与非后再清0。当秒计数器计到59时，再来一个脉

20、冲变成00，同时产生一个进位信号给分计数器的CP输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP输入端；当时计数器计到11时，再来一个脉冲变成00。 3.数字钟的校正部分主要是经过开关实现的。当需求进展校正时，将开关J1翻开，J2打到+5V时为分校正,J3打到+5V,J4打到上面时为时校正。 4.当计数器在每次计到整点时，需求提早十秒报时，这可采用译码电路来处理，即当分为59时，且秒计数到50时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时。 利用Multism软件对整个电路进展仿真，结果正确后，在数字实验箱上验证所设计的整体电路，结果正确。图二十、总体电路图六、设计领会1 实验过程中遇到的问题及处理方法 时间计数电路的衔接与测试 六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只需重新插过芯片就可以处理了。但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚呵斥的，矫正之后，显示就正常了。 校正电路 因上面程因引脚接错而呵斥错误，所以校正电路是完全按照仿真图所连的，在测试时，开场进展时校时时，没有出现问题，但当进展到分校时时，发现计数电路的秒电路