硬件逻辑运算和逻辑电路

1、关于硬件逻辑运算与逻辑电路1第一张，PPT共四十一页，创作于2022年6月2相关知识点计算机硬件核心主要是由以数字逻辑电路组成的。逻辑是指条件和结果之间的关系，即因果关系。因果关系是二值逻辑，很容易用电子线路来实现。电路的输入信号作为条件，输出信号作为结果，输入输出代表一定逻辑关系。逻辑代数是描述/分析/设计逻辑电路的数学工具,逻辑代数也叫布尔代数。运用逻辑运算可以设计最简逻辑电路。第二张，PPT共四十一页，创作于2022年6月32.1 逻辑代数及基本运算逻辑代数：是由逻辑变量集、常量“0”、“1”及 “与”、“或”、“非”等 运算符号构成 的代数系统。逻辑变量集：是指逻辑代数中所有可能的变

2、量的集合,可用任何字母表示,但 变量的取值只能是1或0。用简单逻辑代数可描述任何复杂逻辑网络。 1、三种基本逻辑运算逻辑“与”运算；逻辑“或”运算；逻辑“非”运算。第三张，PPT共四十一页，创作于2022年6月4(1) 逻辑“与”运算和“与门”电路逻辑“与”又称为逻辑“乘”运算。运算符号：“”,“” ,“AND”等。逻辑表达式：L=AB = AB= 与门电路符号：真值表：用表格说明输入输出变量之间的关系。 A B L= AB0 0 00 1 01 0 01 1 11 (A、B均为1)0 (A、B中任一为0)ABL第四张，PPT共四十一页，创作于2022年6月5(2) 逻辑“或”运算和“或门”电

3、路逻辑“或”又称为逻辑加运算。运算符号：“+”、“v”、 “OR”等。逻辑表达式：L=A+B=AB=或门电路符号：逻辑真值表：A B L=A+B0 0 00 1 11 0 11 1 1LAB1 (A、B中任一为1)0 (A、B均为0)第五张，PPT共四十一页，创作于2022年6月6(3) 逻辑“非”运算和“非门”电路逻辑“非”又称为逻辑反运算.运算符号：“ ”（上横线）逻辑表达式为： L= =非门电路符号：逻辑真值表：A L0 11 0AA1 （A=0）0 （A=1）L第六张，PPT共四十一页，创作于2022年6月7（4） 常用的组合逻辑单元 基本逻辑运算可以构成复杂逻辑关系； 基本逻辑电路也

4、可以形成组合逻辑电路和时序电路。常见组合逻辑及其电路如下： 与非门 逻辑表达式： 真值表： 电路符号：A B L0 0 10 1 11 0 11 1 0ABL . L=AB第七张，PPT共四十一页，创作于2022年6月8 或非门 逻辑表达式：L=A+B真值表： A B L0 0 1 电路符号：0 1 01 0 01 1 0异或门 逻辑表达式：L=AB=AB+AB真值表： A B L 电路符号： 0 0 0 0 1 1 1 0 1 1 1 0LABLAB第八张，PPT共四十一页，创作于2022年6月9 逻辑表达式： L=AB=AB=AB+AB 真值表： A B L0 0 1 电路符号：0 1 0

5、 1 0 01 1 1LAB同或门第九张，PPT共四十一页，创作于2022年6月102、基本运算规律和公式基本运算：加：A+0=A，A+1=1，A+A=A，A+A=1乘：A0=0， A1=A，AA=A，AA=0非：A+A=1，AA=0，A=A基本公式：吸收律，分配律，交换律，结合律，反演律(见教材 p34页)第十张，PPT共四十一页，创作于2022年6月11# 吸收律： A+AB=A证明：A+AB=A（1+B）=A1=A A（A+B）=A证明：AA+AB=A+AB=A A+AB=A+B证明：A+AB=A+AB+AB=A+（A+A）B=A+1B=A+B第十一张，PPT共四十一页，创作于2022年

6、6月12 # 分配律： A(B+C)=AB+AC (A+B)(A+C)=A+BC 证明： (A+B) (A+C)=A A+A C+B A+B C =A(1+C+B)+B C =A+B C第十二张，PPT共四十一页，创作于2022年6月13 # 交换律：A+B=B+A AB=BA# 结合率：（A+B）+ C = A+（B+C）（A B） C = A（B C）# 反演律： ABC=A+B+C A+B+C=A B C 第十三张，PPT共四十一页，创作于2022年6月142.2 逻辑函数三种表示法1、真值表： 由逻辑变量的所有可能取值的组合及其对应的逻辑函数 值所构成的表格。 例：设计三人表 决逻辑电

7、路。得 到真值表如右： ABC为选票， F为选举结果。 NO A BC F M0 0 00 0 M1 0 01 0 M2 0 10 0 M3 0 11 1 M4 1 00 0 M5 1 01 1 M6 1 10 1 M7 1 11 1第十四张，PPT共四十一页，创作于2022年6月152、逻辑表达式： 由逻辑变量、逻辑常量和运算符组成的表达式。 它是逻辑变量的函数，也是设计逻辑电路的根据。 根据真值表可以列出逻辑表达式。 方法是：把真值表中所有使函数值为1的自变量组合项 “或”起来。 例如，前述三人表决真值表的逻辑表达式为： F(A,B,C)=ABC+ABC+ABC+ABC第十五张，PPT共四

8、十一页，创作于2022年6月16 每个逻辑表达式均可用一个逻辑电路实现。如果能够用最简单的逻辑表达式描述一个逻辑关系，就可以用最简单的电路实现之。因此，化简逻辑表达式具有十分重要的意义。 下面以三人表决逻辑为例说明化简方法：第十六张，PPT共四十一页，创作于2022年6月17 根据化简后的逻辑表达式 F=AB+BC+AC，可以画出相应的三人表决逻辑电路如下： 由逻辑表达式进行化简需要较强的技巧， 不熟练者很难判断，而卡诺图则直观方便。ABCABBCACF第十七张，PPT共四十一页，创作于2022年6月183、卡诺图： 逻辑关系的一种图形表示形式。 同时也是化简逻辑表达式的一种非常有效的方法。

9、卡诺图是一种直观的平面方块图。它根据输入变量的数量n将平面划分为2n 个方格，用来表示全部输入变量组合项或者表示全部输出项。下面举例对此进行说明。二维卡诺图 输入为X1、X2，输出为 F。 左下图为真值表，右下图为卡诺图。 卡诺图左边和上边书写自变量的可能取值，中间则表明 Mi最小项。最小项即一行真值表中各自变量或其“非”的逻辑乘积项。NO X1 X2 FM0 0 0 F0M1 0 1 F1M2 1 0 F2M3 1 1 F3X101X20 1M0M1M2M3第十八张，PPT共四十一页，创作于2022年6月19三维卡诺图输入为X1、X2、X3，输出为 F。左下图为真值表，右下图为卡诺图。 卡诺

10、图的左边上边书写自变量的可能取值，规则是最小跳跃。中间则表明最小项。NO X1 X2 X3 FM0 0 0 0 F0M1 0 0 1 F1M2 0 1 0 F2M3 0 1 1 F3M4 1 0 0 F4M5 1 0 1 F5M6 1 1 0 F6M7 1 1 1 F7 M0 M1 M2 M3 M6 M7 M4 M5X1X2X30 100 011110第十九张，PPT共四十一页，创作于2022年6月20卡诺图简化规则A 1 1 1 1BC00 01 11 1001仍以前面所述的三人表决逻辑为例。根据真值表得到的逻辑表达式为：F(A,B,C)=ABC+ABC+ABC+ABCBCACAB根据卡诺图

11、化简结果：F=AB+BC+ACNO A B C FM0 0 0 0 0M1 0 0 1 0M2 0 1 0 0M3 0 1 1 1M4 1 0 0 0M5 1 0 1 1M6 1 1 0 1M7 1 1 1 1第二十张，PPT共四十一页，创作于2022年6月21卡诺图简化规则若任何两个标“1”的相邻单元可以形成一个圈，就可以消去一个变量；若任何四个标“1”的相邻单元可以形成一个圈，就可以消去两个变量；若任何八个标“1”的相邻单元可以形成一个圈，就可以消去三个变量；卡诺图化简的过程就是在卡诺图上找出能够覆盖给定函数全部为1的单元的个数最少同时覆盖面尽可能大的圈，然后写出其最简逻辑表达式。第二十一

12、张，PPT共四十一页，创作于2022年6月22ABCD 00 01 11 100001111011111111例：试用卡诺图化简下面的逻辑表达式 。解：根据逻辑表达式做出卡诺图如下： 根据卡诺图化简 规则，最后得到 化简后的结果：第二十二张，PPT共四十一页，创作于2022年6月23ABCD 00 01 11 101111000111101111例：试用卡诺图化简下面的逻辑表达式 。解：根据逻辑表达式做出卡诺图如下： 根据卡诺图化简 规则，最后得到 化简后的结果：第二十三张，PPT共四十一页，创作于2022年6月242.3 逻辑代数的应用1、逻辑代数在数据处理方面的应用：例：对寄存器中内容进行

13、操作1）将8位寄存器R中的d5位清零，其它位不变。 2）将8位寄存器R中的数据全部置“1”。 3）设有三个八位寄存器R1R2R3，试把R1中的高四 位和R2中的低四位合并成一个字节存入R3 。 解：R (11011111) R R= R (11011111)解：R+(11111111 )R R= R+ (11111111)解：R3 =R1 (11110000)+R2 (00001111)第二十四张，PPT共四十一页，创作于2022年6月252、逻辑代数在电路设计方面的应用例1：设计一个1位二进制全加器电路（包括进位位C）根据题意列出真值表如右：其中A为被加数，B为加数，C为低级进位信号，Si为

14、和，Ci为本级向上进位信号。根据真值表得到逻辑表达式：Si=ABC+ABC+ABC+ABCCi=ABC+ABC+ABC+ABC A B C S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 第二十五张，PPT共四十一页，创作于2022年6月26用代数法对“S i”进行化简：i对Ci采用卡诺图进行化简得到：A 1 1 1 1BC00 01 11 1001BCACABiC i=ABC+ABC+ABC+ABC第二十六张，PPT共四十一页，创作于2022年6月27根据上述结果画

15、出的一位全加器的逻辑电路图如下：iiC iS i第二十七张，PPT共四十一页，创作于2022年6月28例2：设X=X1X2，Y=Y1Y2是两个二进制整数，写出判断XY的逻辑表达式。解：输入变量: X1，X2，Y1，Y2 输出变量: F=1 (XY) F=0 (XY)X1 X2 Y1 Y2 F0 1 0 0 11 0 0 0 11 1 0 0 1 1 0 0 1 11 1 0 1 11 1 1 0 1 用卡诺图化简：Y1Y200 01 11 100001111011 1111X1Y1X1X2X2Y1Y2X1X2Y2第二十八张，PPT共四十一页，创作于2022年6月292.4 计算机中常用的逻辑部

16、件1、半导体存储逻辑电路 触发器：计算机中存放一位二进制信息的基本 单元器件。 触发器有两种稳定状态，分别表示0，1。其状态取决于当前输入和以前的存储状态(时序逻辑电路)。 常用的基本触发器有D触发器和J-K触发器等。 这里重点介绍D触发器。第二十九张，PPT共四十一页，创作于2022年6月30 D触发器输入 输出S CLR CLK D Q0 0 1 10 0 0 01 0 X X 10 1 X X 0 电路符号：D为数据输入端；CLK为时钟信号；S为置位信号端；CLR复位信号端；Q为输出信号端。D触发器功能表：正跳变触发有效。D S Q CLK CLR Q第三十张，PPT共四十一页，创作于2

17、022年6月312、寄存器计算机中常用部件，用于暂存二进制信息。寄存器可由多个触发器组成。每个触发器存1Bit，N个触发器储存N位二进制数据。下图为由4个D触发器组成的四位缓冲寄存器。 Q3D3 CLKX3 Q2D2 CLKX2 Q1D1 CLKX1 Q0D0 CLKX0控制端第三十一张，PPT共四十一页，创作于2022年6月323、三态门D输入端L输出端E使能端当E=1时，其输出等于输入，是同相门；当E=0时，输出与输入呈现高电阻隔离。 计算机中用做数据输出器件，当不输出数据时，可令E=0，使对总线无影响，因而多个器件可同时连到总线上。DEL第三十二张，PPT共四十一页，创作于2022年6月

18、334、译 码 器74LS138译码器：G1G2AG2BCBAY0Y7 译码输出译码输入译码使能译码：把某组编码翻译为唯一的输出。译码器：有3-8译码器，4-16译码器等多种。38译码器输入信号有三个： C、B、A（A为低位），三位二进制数可组成8个不同数字，因此可分别选中输出Y0到Y7的某一个输出故称为 8选1译码器。G1、G2A、G2B为芯片选择端G1G2AG2B=1 0 0时有效。第三十三张，PPT共四十一页，创作于2022年6月3474LS138真值表 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1

19、 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 1 0 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A G1 G2A G2B输 出 端输 入 端使 能 端第三十四张，PPT共四十一页，创作

20、于2022年6月355、数据分配器数据传输过程中，常常需要将一路数据分配到多路装置中指定的某一路中，执行这种功能的电路叫数据分配器。下面以四路数据分配器为例进行说明：DA1A0SW0W1W2W3A1 A0 D W0 0 D W0=D0 1 D W1=D 1 0 D W2=D1 1 D W3=D第三十五张，PPT共四十一页，创作于2022年6月366、数据选择器 逻辑功能是在地址选择信号的控制下，从多路数据中选择一种作为输出信号。又称多路开关或多路选择器。以四选一选择器为例：FD0D1D2D3A1A0地址A1A0 输出F 0 0 D0 0 1 D1 1 0 D2 1 1 D3第三十六张，PPT共四十一页，创作于2022年6月372.5 计算机中的常用数据校验方法 奇偶校验采用冗余校验方法： 即在基本的有效数据外，再扩充部分位，增加部分（冗余部分）被称为校验位。将校验位与数据位一起按某种规则编码，写入存储器或向外发送。当从存储器读出或接收到外部传入的代码时，再按相应的规则进行判读。若约定的规则被破坏，则表示出现错误。根据错误的特征进行修正恢复。第三十七张，