数字电路与逻辑设计5

1、第五章 触发器(FLIP-FLOP)51 基本触发器52 钟控触发器（同步、电平、电位）53 边沿触发器54 主从触发器55 触发器的分类56 不同形式触发器之间的相互转换51 基本触发器511 双稳态触发器的性质1.两个互补的输出Q和Q端2.两个稳态:0稳态(Q=0,Q=1)和1稳态(Q=1,Q=0)3.在外部输入信号的作用下，从一种稳态翻转到另一个稳态一次翻转512 基本概念现态： Qn 次态：Qn1 功能表（特性表）、次态方程（状态方程、特性方程）、次态卡诺图、状态表、状态图（状态转换图） 、激励表(驱动表）、时序表（工作波形图）513 基本R-S触发器两个与非门交叉耦合而成1.逻辑电路

2、图和符号 两个互补的输出Q和Q端，两个输入端R和S；输入端的小圆圈表示低电平或负脉冲有效； R称为清零端、复位端、置0端（RESET）；S称为置位端、置1端 （SET）； R SQQ& 1& 2 Q QR S R SQQ& 1& 2“1”“1”QQ保持不变 R SQQ& 1& 2“0”“1”QQ0稳态“1”“0” R SQQ& 1& 2“1”“0”QQ1稳态“1”“0” R SQQ& 1& 2“0”“0”QQ约束（不定）状态“1”“1”“1”“1”“0”2.完整的真值表和功能表（特性表）经工作原理分析得：RSQnQn+1000001010001101001101111001111RSQn+10

3、001010111Qn约束（不定）状态清0置1保持不变 Qn+1S+RQn RS=1；4.状态表 RSQn00011110 0001 1011现态次态Qn1 QnRS=00RS=01RS=10RS=11001010113.次态卡诺图和次态方程5.状态图6.激励表QnQn+1RS00101101001111RS 10010101,1110, 117.时序图小结：优点是结构简单。它不仅可作为记忆元件独立使用，而且由于它具有直接复位、置位功能，因而被作为各种性能完善的触发器的基本组成部分。缺点是由于R、S之间的约束关系，使它的使用受到一定限制；电路无法进行有效的控制，可靠性和抗干扰能力较差。SRQQ

4、SRQQ52 钟控触发器（同步、电平、电位）521 钟控R-S触发器522 钟控D触发器523 钟控J-K触发器524 钟控T触发器525 钟控T触发器 521 钟控R-S触发器 在基本RS触发器得基础上增加一个时钟控制端，1）提高触发器的抗干扰能力，2）多个触发器在同一个控制信号的作用下同步工作。 1.逻辑图和符号QQ R S& 1& 2& 4& 3CP Q QR CP SQQ R S& 1& 2& 4& 3CP“0”“1”“1”保持不变封锁3、4门的输入QQ R S& 1& 2& 4& 3CP“1”“R”“S”当R和S互补输入时，Q输出为0稳态或1稳态打开3、4门QQ R S& 1& 2&

5、 4& 3CP“1”“0”“0”约束状态或不定状态打开3、4门“1”“1”2.完整真值表和功能表经分析得到：CP0时，电路保持不变，Qn+1 Qn；CP1时，如下：RSQnQn+1000000110101011110001010110 111RSQn+100Qn01110011（约束）不定状态清0置1保持不变4.激励表3.次态卡诺图和次态方程 CP0时，Qn+1 Qn； CP1时，Qn+1 S+RQn RS=0； RSQn00011110 0010 1110QnQn+1RS000010110101105.状态图和状态表现态次态Qn1 QnRS=00RS=01RS=11RS=1000101110

6、RS 01011000,1000, 01 6.时序图RQQSCP1 2 3 4 5 6小结：电路加了一级门电路，用CP进行统一控制，有效地提高了电路的可靠性，但未能有效地解决空翻现象；其次，电路仍存在不定状态，即使用时，需要约束条件。为了解决不定状态，采用让两路数据成为互补的数据，从根本上解决相同信号，改进的电路如下几种。522 钟控D触发器让S接成D，R接成D的反变量，除了时钟控制端之外，触发器只有一个输入信号，通常表示为D。1.逻辑图和符号 Q QD CP QQR S& 1& 2& 4& 3CP1 DQQR S& 1& 2& 4& 3CP1 D“0”封锁3、4门的输入“1”“1”保持不变Q

7、QR S& 1& 2& 4& 3CP1 D“1”打开3、4门“D”“D”0稳态或1稳态“D”“D”2.完整真值表和功能表经分析得到：CP0时，电路保持不变，Qn+1 Qn；CP1时，如下：3.次态卡诺图和次态方程CP0时，Qn+1 Qn；CP1时，Qn+1 DDQnQn+1000010101111DQn+10011 DQn01 001 1014.激励表5.状态图和状态表6.时序图QnQn+1D000011100111现态次态Qn1 Qn D=0D=1000111D 1010 0 1523 钟控J-K触发器让J接到S，K接到R1.逻辑图和符号 Q QJ CP KQQR S& 1& 2& 4& 3

8、CPJ KQQR S& 1& 2& 4& 3CPJ K“0”封锁3、4门的输入“1”“1”保持不变QQR S& 1& 2& 4& 3CPJ K“0”打开3、4门“0”保持不变“1”“1”“1”QQR S& 1& 2& 4& 3CPJ K“1”打开3、4门“0”0稳态“0”“1”“1”“0”“1”当现态为“0”时，保持“0”稳态当现态为“1”时，清“0”“1”“1”“0”“0”QQR S& 1& 2& 4& 3CPJ K“1”打开3、4门“0”1稳态“0”“1”“1”当现态为“0”时，置“1”当现态为“1”时，保持“1”稳态“1”“1”“0”“0”“1”“1”QQR S& 1& 2& 4& 3C

9、PJ K“1”打开3、4门“1”变反“0”“1”当现态为“0”时，置“1”当现态为“1”时，清“0”“0”“1”“0”“1”“1”“1”“0”“1”“0”“0”2.完整真值表和功能表经分析得到：CP0时，电路保持不变，Qn+1 Qn；CP1时，如下：JKQnQn+10000001101000110100110111101 1110JKQn+100Qn01010111Qn4.激励表3.次态卡诺图和次态方程 CP0时，Qn+1=Qn； CP1时，Qn+1=JQn+KQn JKQn00011110 00011 11001QnQn+1JK0000111011105.状态图和状态表6.时序图现态次态Qn

10、1 QnJK=00JK=01JK=11JK=100001111001JK 10,110101,1100, 0100, 10524 钟控T触发器 把J端和K端相联为T端1.逻辑图和符号 Q Q T CP QQR S& 1& 2& 4& 3CPT K J2.完整真值表和功能表经分析得到：CP0时，电路保持不变，Qn+1 Qn；CP1时，如下：3.次态卡诺图和次态方程CP0时，Qn+1=Qn；CP1时，Qn+1=TQn+TQnTQnTQnQn+1000011101110TQn+10Qn1Qn TQn01 001 1104.激励表5.状态图和状态表6.时序图QnQn+1T000011101110现态次

11、态Qn1 QnT=0T=1010110T 101 1 0 0 525 钟控T触发器将把T触发器的T输入端恒接高电平（逻辑1），则此时触发器只有变反功能，称为T触发器1.示意图2.功能表3.特性方程CP0时，电路保持不变，Qn+1 Qn；CP1时，Qn+1=1Qn =Qn Q QT =1 CP TQnQn+110111053 边沿触发器*531 负边沿J-K触发器（自学）典型芯片74112（带置位、复位输入端的下降沿触发的双J-K触发器）逻辑功能表输入输出RDSDJKCPQQ010110101100QnQn1101011110101111QnQn1K Q C1 1J Q1J Q C11K QVc

12、c RD1 RD 2 CP2 K2 J2 SD2 Q216 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8CP1 K1 J1 SD1 Q1 Q1 Q2 GND 532 维阻D型触发器维持阻塞触发器是一种利用电路内的维持阻塞线所产生的“维持阻塞”作用来克服空翻毛病的时钟触发器。它的触发方式是边沿触发，即仅在时钟脉冲上升沿或下降沿接受输入信号并改变状态。1、电路结构典型芯片7474（带置位和复位、上升沿触发的双D触发器） QD QD Q Q Vcc RD2 D2 CP2 SD2 Q2 Q2 14 13 12 11 10 9 8 1 2 3 4 5 6 7RD1 D1 CP1

13、 SD1 Q1 Q1 GND 逻辑图：由两路互补的钟控RS触发器加上两对维持线和阻塞线相连而成。DCPQQ& 1& 2& 4& 3Q1Q1& 5& 6阻塞线阻塞线维持线维持线DCPQQ& 1& 2& 4& 3Q1Q1& 5& 600110111000稳态“清零”逻辑功能“置位”逻辑功能DCPQQ& 1& 2& 4& 3Q1Q1& 5& 610010111011稳态直接复位功能DCPQQ& 1& 2& 4& 3Q1Q1& 5& 6SDRD01110直接置位逻辑功能DCPQQ& 1& 2& 4& 3Q1Q1& 5& 6SDRD1001101110103、维持线和阻塞线的使用（即如何解决空翻现象）2

14、、逻辑功能静态保持、清零、置1直接置位输入端（直接置1端），记作SD直接复位输入端（直接置0端），记作RD输入输出RDSDDCPQQ010110101100111110解决空翻现象情形1DCPQQ& 1& 2& 4& 3Q1Q1& 5& 600110111000 1 0 1解决空翻现象情形2DCPQQ& 1& 2& 4& 3Q1Q1& 5& 610010111011 0 1 00 1 0 14.时序图Q钟控Q正边沿DCP1 2 3 4 5 654 主从触发器主从触发器由两个时钟信号相反的同步触发器相连而成。主从J-K触发器1、电路结构主触发器和从触发器的结构不同的工作方式工作原理CP=1CP=

15、0CP由0变1CP由1变0JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 71“动态保持”逻辑功能JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 710011“清零”逻辑功能JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 7110001101101101001“置位”逻辑功能JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 7110001101101101001“变反”逻辑功能JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 7110101101101010110010直接复位功能（直接置位功能分析

16、略去）JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 71SDRD011101001110102、逻辑功能静态保持、动态保持、清零、置1、变反直接复位、直接置位JKQnQn+10000001101000110100110111101 1110JKQn+100Qn01010111Qn3、如何解决空翻现象主触发器一次翻转特性：当输入数据使得主触发器的状态发生变化，即变化后的主触发器状态和从触发器的状态不一样了，那么这样情况的第一个数据将被采集。两根反馈线的作用：即由于Q和Q端的信号反馈，其中必有一个在主触发器CP有效期间为0，从而屏蔽了所接电路输入端这一侧的输入信号的变化，使得

17、此间的主触发器输出端状态最多只能变化一次。现态为0时，J为0，K端变化情况JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 711001011011 0 1 0现态为1时，J为0，K端变化情况JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 710011011010 1 0 11011 0 1 0现态为0时，J为1，K端变化情况JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 711010110011 0 1 0101现态为1时，J为1，K端变化情况JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 710101111101

18、 0 1 00100 1 0 1J和K端数据都在变化的一个例子；注意观察数据的采样和接收JCPQQ& 1& 2& 4& 3 KQ1Q1& 5& 6& 8& 711001011 0 1 11011 1 0 1 0 0 1 0104.时序图KQ主Q从JCP 1 2 3 4 时序图KQ负边沿Q主从JCP 1 2 3 55 触发器的分类（按功能和触发方式）1、按逻辑功能划分：R-S触发器：保持、置0、置1，存在约束条件D触发器：置0、置1J-K触发器：保持、置0、置1、变反T触发器：保持、变反T触发器：变反2、按触发方式：时钟控制：CP有效期间全盘采集并接收数据；边沿：在CP的上升沿或下降沿时刻采集并接受数据；主从：在CP的上升沿到高电平期间主触发器都可采集数据，但只采集主触发器的状态和从触发器将要不一样的