集成电路设计基础:13 TTL_第1页
集成电路设计基础:13 TTL_第2页
集成电路设计基础:13 TTL_第3页
集成电路设计基础:13 TTL_第4页
集成电路设计基础:13 TTL_第5页
已阅读5页,还剩13页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第二章 双极型逻辑门电路双极型逻辑门电路TTL (Transistor-Transistor Logic)ECL(Emmitor Coupled Logic)I2L (Integred-Injection Logic)2-1 晶体管的开关作用 在放大电路中,晶体管作为放大元件;但在逻辑IC中,晶体管是作为开关元件的。一、晶体管的开关作用(以共射极电路为例)Vcc,VBB为集电极和发射极的反向偏置电压。RL:负载电阻当VI为VBB的正脉冲信号时当VI为负脉冲或零时晶体管导通后,工作在饱和区的称为饱和开关;工作在非饱和区的称为非饱和开关.二、晶体管的工作状态晶体管的工作状态完全由直流偏置情况决定,

2、如图可分为三个区。当晶体管处于反向运用状态时,也同样存在以上三个区,但截止区和饱和区是一样的。只讨论反向放大区即可。各工作区中结的偏置情况和电流关系工作区正向放大区反向放大区饱和区截止区发射结偏置VBE0(正偏)VBE0(正偏)VBE0(反偏)集电结偏置VBC0(正偏)VBC=0(正偏)VBC0(反偏)电流关系ICIbICRIbICVBB时,IC随着IB的增大而上升,VCE随着IC的增大而下降。当VCE=VCC-ICRL=VBE时,进入临界饱和状态: 截止区:IBIEBOICBO2-2 TTL门电路的工作原理和基本参数一、简易TTL门的工作原理多发射结晶体管:约定(记住):1、“关态”: 2、

3、“开态”: 二、电压传输特性表示输出电压Vo和输入电压Vi之间的关系当ViViH时,VoVOL 开态当ViLViViH时,输出不稳定VL 逻辑摆幅VW 过渡区宽度三、TTL门电路的主要参数 除了上面介绍的VOH、VOL、ViL、ViH外,主要还有IiL、IiH、VN、NO、PC及tpd1、IiL输入短路电流 IiH输入漏电流(又称为高电平输入电流) IiH由三个部分组成IpnIcLIcv2、噪容:VN,表示抗干扰能力 VNminVNML,VNMH VNML:电路输入为低电平时,干扰信号的最大幅度 VNMH:电路输出为低电平时,输入端干扰信号的最大幅度 电位平移3、扇出系数NO:表示电路的负载能

4、力,即推动同类门的能力: NO=minNOL,NOH NOH:关态时的扇出系数 这时输出为高电平,带多了高电平会不合格 VOH=VCC IOHR2 =VCCNOHIIHR2NOH= (VCC VOH)/IIHR2IIH较小, NOH一般可以 达几十。NOL:开态时的扇出系数,受VOL的限制VOL=VCES2=VCES20+IC2RCS2VCES20=0.1-0.3V,可忽略 VOL=IC2RCS2IC2IR2+NOLIIL改善途径:4、静态功耗:反映了电路自身消耗的电功率。由于VCC一般是固定的,所以可以用电源电流来表征功耗的大小空载导通电源电流ICCL:空载截止电源电流ICCH:平均静态功耗 Pc:5、瞬态特性延迟时间td:Vi开始上跳到Vo开始下降的时间,即 tdt1t0,即T2开始导通所需的时间。下降时间tf: VO从高电平下降到低电平所需要的时间。即T2从开始导通到达到饱和所需的时间。 tft2t1存贮时间ts: VI下跳到VO开始上升所需的时间:ts=t4-t3上升时间tr: VO从低电平上升到高电平所需的时间:tr=

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论