3组合逻辑电路-译码器(五)

1、3.2 中规模组合逻辑电路结束放映3. 2.1 加法器3.2.2 数值比较器3.2.3 编码器3.2.4 译码器3.2.5 数据选择器3.2.6 数据分配器1Decoders译码器2译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。实现译码操作的电路称为译码器。一类是将一系列代码转换成与之一一对应的有效信号，称为唯一地址译码器。另一类是将一种代码转换成另一种代码，称为代码译码器。码转换器31.基本二进制编码器译码二进制数据: 1001与门可以作为基本的译码器X=A3 A2 A1 A0A0A1A2A3 1 & 141. 二进制译码器一般原理图： 设二进制译码器的输入端为n个，则输出端为2n

2、个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。5设计 2 线 4线译码器 （输出低电平有效）A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y30 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1 Y0Y0画关于 的卡诺图A1A001111100Y0=A1 + A0 =A1A0写出关于 的逻辑式Y0 611&Y0 Y2 Y1 Y3 A1A074LS139同理写出其他输出量的逻辑式Y0=A1 + A0 =A1A0Y1=A1 + A0 =A1A0Y2=A1 +

3、 A0 =A1A0Y3=A1 + A0 =A1A073位二进制译码器输入：3位二进制代码输出：8个互斥的信号（高电平有效）8逻辑表达式逻辑图电路特点：与门组成的阵列91、74138集成译码器集成电路译码器1074LS138译码器的逻辑符号 在S1=1， =0时，输出信号 才取决于输入信号A2、 A1、 A0的组合。 当S1=0时，无论其他输入信号是什么，输出都是高电平，即无效信号。 为高电平时，输出也都是无效信号。 三点说明：11真值表输入：自然二进制码输出：低电平有效12输入：自然二进制码输出：低电平有效表达式：13141、74138集成译码器1574LS138的级联16二十进制译码器 将4

4、位二十进制代码翻译成1位十进制数字的电路就是二十进制译码器，又称为BCD十进制译码器。 数字输 入输 出A3A2A1A001234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1

5、1 1 1 1 0 11 1 1 1 1 1 1 1 1 0无效1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 174LS42译码器功能表Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 由功能表可知，该译码器有4个输入端A3A2A1A0，并且按8421BCD编码输入数据。 它有10个输出端，分别与十进制数09相对应，低电平有

6、效。对于某个8421BCD码的输入，相应的输出端为低电平，其他输出端为高电平。当输入的二进制数超过BCD码时，所有输出端都输出高电平，呈无效状态。74LS42二十进制译码器的逻辑图所示。17译 码 器A3A2A1A0A3-A0: 输入数据要设计的七段数码管显示译码器 七段数码管显示译码器abcdefgYaYbYcYdYeYfYg18 七段LED(Light Emitting Diode)数码显示器的显示原理:cabdefgdp a b c d e f gGNDGNDdp共阴极aR 8bcdefgdpVccVcc19Yaabcdefg译 码 器YbYcYdYeYfYgA3A2A1A0七段显示译码电路真值表十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1输入二进制数输出202122控制端 集成电路74LS48：测试端LTBI/RBO：灭灯端(输入)RBI：灭零输入端R