ic半导体测试基础

1、本章节我们来说说最基本的测试一一开短路测试（Open-Short Test ）,说说测试的目的和方法。一.测试目的Open-Short Test 也称为 ContinuityTest 或 Contact Test ,用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出 DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。另外，在测试开始阶

2、段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。二.测试方法Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。基于PMU的Open-Short测试是一种串行（Serial ）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0）,接着连接PMUBiJ单个的DUT管脚，并驱动电流顺着偏置方向经过管脚的保护二极管一一一个负向的电流会流经连接到地的二极管（图3-1 ）, 一个正向的电流会流经连接到电源

3、的二极管（图 3-2）,电流的大小 在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约的压降，我们接下来去检测连接点的电压就可以知道结果了。既然程序控制PMlfe驱动电流，那么我们必须设置电压钳制，去限制 Open管脚引 起的电压。Open-Short测试的钳制电压一般设置为 3V本一当一个 Open的管脚被测试到，它 的测试结果将会是 3V。串行静态Open-Short测试的优点在于它使用的是DC测试，当一个失效（failure ）发生时，其准确的电压测量值会被数据记录（ datalog ）真实地检测并显示出来，不管它是DUT的每个Open引起还是S

4、hort导致。缺点在于，从测试时间上考虑，会要求测试系统对管脚都有相应的独立的 DC测试单元。对于拥有 PPPMU吉构的测试系统来说，这个缺点就不当然，Open-Short也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。Opens/Shorts TestSerial/Sttic Methodp VSS DiodeOUTmsy三avPMU TestLimitsGround all pins (including VDD).Set Voltage Clamp 3.0 voltsUsing Force -10DuA, one pin ata tinne.Meas

5、ure resultart voltageFalls test (shorted) If voltage measjr&d is greater than -0.2VFailstest (open) if voltage measured is le9s than -1,5V图3-1.对地二极管的测试测试下方连接到地的二极管，用PMU由取大约-100uA的反向电流；设置电压下限为，低于（如-3V）为开路；设置电压上限为，高于（如）为短路。此方法仅限于测 试信号管脚（输入、输出及 IO 口），不能应用于电源管脚如VD/口 VSS.Opens/Shorts TestSeriad/Static Me

6、thod, VQD Diode+ 1 口PMUM Dim EEMg CURRENT100 pAMeasureQ.650VVOtTAGF屋DUTSignalPfliiDUTvdd = everr +1.5VPMU TestLimitsLT*0$VGround ah pins (includira VDD)Set VioHageClamp 3.0 voltsUsing PMU.force 壬 10QpA, one pin at a time.Meas ure res ult ant voltag e.Fans rest (open) it voltage measure a is greater

7、wan +iFails test (shorted) if voltage measured 底卜已与3 than + ,2V.图3-2.对电源二极管的测试测试上方连接到电源的二极管，用PM区动大约100uA的正向电流；设置电压上限为，高于（如 3V）为开路；设置电压下限为，低于（如）为短路。此方法仅限于测试信号管脚（输入、输出及 IO 口），不能应用于电源管脚如VD/口 VSS.电源类管脚结构和信号类管脚不一样，无法照搬上述测试方法。不过也可以测试其开路情形，如遵循已知的良品的测量值，直接去设置上下限。Datalog of: Opens & ShortsSerial/Static test

8、using the PMUPin Force/rng MQAs/mg Mln1.500V -200mV 占-1,500V 200mV FAIL-1.500V -200mV PASS-1.500V -200mV FAILPinl 100mA/2mA -641mV/8VPin2 - 0 . lOOuiA/2mA -3.0V/8VPin3 -0.100mA/2mA -633mV/8VPin4 -0*100mA/2mA 004jnV/8V第四章.DC参数测试（1）摘要本章节我们来说说 DC参数测试，大致有以下内容，欧姆定律等基础知识DC测试的各种方法各种DCS式的实现各类测试方法的优缺点基本术语在大家

9、看DC测试部分之前，有几个术语大家还是应该知道的，如下：HotSwitching热切换，即我们常说的带电操作，在这里和relay （继电器）有关，指在有电流的情况下断开relay或闭合relay的瞬间就有电流流过（如：闭合前relay两端的电位不等）。热切换会减少relay的使用寿命，甚至直接损坏 relay ,好的程序应避免使用热切换。Latch-up 闩锁效应，由于在信号、电源或地等管脚上施加了错误的电压，在CMO器件内部引起了大电流，造成局部电路受损甚至烧毁，导致器件寿命缩短或潜在失效等灾难性的后果。BinningBinning （我很苦恼这玩意汉语怎么说一一译者）是一个按照芯片测试结果

10、进行自动分类的过程。在测试程序中，通常有两种 Binning的方式hard binning和soft binning. Hard binning 控制物理硬件实体（如机械手）将测试后的芯片放到实 际的位置中去，这些位置通常放着包装管或者托盘。Soft binning控制软件计数器记录良品的种类和不良品的类型，便于测试中确定芯片的失效类别。Hard binning的数目受到外部自动设备的制约，而 Soft binning 的数目原则上没有限制。下面是一个 Binning的例 子：Bin#类别 01100MHz下良品 0275MHz下良品 10Open-Short测试不良品11整体IDD测试不良品

11、12整体功能测试不良品1375MHz功能测试不良品14功能测试VIL/VIH不良品15DC测试VOL/VOH良品16动态/静态IDD测试不良品17IIL/IIH漏电流测试不良品从上面简单的例子中我们可以看到，Hard bin 0, Soft bin 01-02是良品，是我们常说白G GoodBin;而Hard bin 1,Soft bin 10-17 是不良品，也就是我们常说的FailedBin 。测试程序必须通过硬件接口提供必要的Binning信息J合handler ,当handler接收到一个器件的测试结果，它会去判读其Binning的信息，根据信息将器件放置到相应位置的 托盘或管带中。第

12、四章.DC参数测试（2）Program Flow测试程序流程中的各个测试项之间的关系对DC测试来说是重要的，很多DC测试要求前提条件，如器件的逻辑必须达到规定的逻辑状态要求，因此，在DC测试实施之前，通常功能测试需要被验证无误。如果器件的功能不正确，则后面的DC测试结果是没有意义的。图4-1的测试流程图图解了一个典型的测试流程，我们可以看到 Gross FunctionalTest在DCTest之前实施了，这将保证所有的器件功能都已经完全实现，并且DC测试所有的前提条件都是满足要求的。我们在制定测试程序中的测试流程时要考虑的因素不少，最重要的是测试流程对生产测试效率的影响。 一个好的流程会将基

13、本的测试放在前面，尽可能早的发现可能出现的失效，以提升测试效率，缩短测试时间。 其它需要考虑的因素可能有： 测试中的信息收 集、良品等级区分等，确保你的测试流程满足所有的要求。Test Flow Diagramstarti口Gitg容心 ID Dv D DmaM,Grets/ FuncTI oaial/DDmlnA 口itig irFHHHlOCVMHz Fmctia-iVDDimln.fD cirnanFull 日75 MICVD Emi n iVD r ma I f I丁叮 FLndT-iwl UIL，WH-二口口m 12 w 口 c m; vfein 1国 IFI6CTDC FM U 口

14、工 LF H VD CfTil npjnamlv IPD vDCmax图4-1.测试流程生产测试进行一段时间后，测试工程师应该去看看测试记录，决定是否需要对测试流程进行优化一一出现不良品频率较高的测试项应该放到流程的前面去。Test Summary测试概要提供了表明测试结果的统计信息,它是为良率分析提供依据的，因此需要尽可能多地包含相关的信息,最少应该包含总测试量、总的良品数、总的不良品数以及相应的每个子分类的不良品数等。在生产测试进行的时候,经常地去看一下 Test Summary可以实时地去监控测试状态。图4-2显示的是一个Summary的实例。TEST SUMMARYs OF TOTAL

15、305020TOTAL UNITS TOC o 1-5 h z TOTAL TESTED100TOTAL PASSEDBIN 130TOTAL PASSED BtN 2*5。TOTAL FAIL RD20COHTINUITY ： SHORTS) FATLURE511CONTINUITY 【QFENS f A； LURES22GROSS 二口口 AT VDDblAX00GROSS FUNCTIONAL AT VDDHIN77GROSS EUT-JUT二OXAL AT VUDMAX . . . 001DQ MHS FUNCT1QSJAL AT 引必工N ,，国口100 MHZ FUNCTIONAL

16、 AT VDDMAK075 MH2 FiJNCTIONAL AT VDDMLN0075 MHZ FUNCTIONAL AT YDDKAX10VIL/VIH FUNCTIONAL AT VDDMIN11VIL/VIH FUNCTIONAL AT TODMAZ00VOL/VCH DC STATIC AT VUDMEN3.IDD DMNA10匚 AT VD匚KJU：44IDD STATIC AT VDDMAX22IIL/ITH AT VTD1IAX 。0TCSL/TOSH AT VDEiHAX 00Pow&j? Supp ly AlanrinS 口Average Static 工DEL*2BiiA第

17、四章.DC参数测试（3）DC测试与隐藏电阻许多DC测试或验证都是通过驱动电流测量电压或者驱动电压测量电流实现的，其实质是测量电路中硅介质产生的电阻值。当测试模式为驱动电流时，测量到的电 压为这部分电阻上产生的电压；与之相似，驱动电压时，测量到的电流为这部分电阻消耗 的电流。我们按照器件规格书来设计半导体电路，基本上每条半导体通路的导通电压、电路电阻等详细的参数都已规定；整体传导率也可能随着器件不同的功能状态而改变，而处于全导通、半导通和不导通的状态。在DC参数测试中欧姆定律用于计算所测试的电阻值，验证或调试DC测试时，我们可以将待测的电路看作电阻来排除可能存在的缺陷，通过驱动和测量得到的电压和

18、电流值可以计算出这个假设电阻的阻抗。ParameterDescriptionTest ConditionsMinMaxUnitVOLOutput LowVoltageVDD=Min, IOL=V我们可以用VO噌个参数来举例说明：VOL= IOL=,这个参数陈述了输出门电路驱动逻辑0时在输出8mA电流情况下其上的电压不能高于这样一个规则。了解了这个信息，我们可以通过欧姆定律去计算器件管脚上拥有的输出电阻，看它是否满足设计要求。通过定律公式 R=V/I我们可以知道，器件设计时，其输出电阻不能高于50ohm,但是我们在规格书上看不到“输出电阻”字样，取而代之的是VOL和IOL这些信息。注：很多情况下

19、我们可以用电阻代替待测器件去验证整个测试相关环节的正确性，它能排除DUT以外的错误，如程序的错误或负载板的问题，是非常有效的调试手段。第四章.DC参数测试（4） -VOH/IOHVOH/IOHVOH旨器件输出逻辑1时输出管脚上需要保证的最低电压（输出电平的最小值）；IOH指器件输出逻辑1时输出管脚上的负载电流（为拉电流）。下表是 256 x 4静态RAM勺VOH/IOH参数说明：Parameter DescriptionTest ConditionsMin Max UnitVOHOutput HighVoltageVDD=, IOH=V测试目的VOH/IOH测试实际上测量的是输出管脚在输出逻辑

20、1时的电阻，此测试确保输出阻抗满足设计要求，并 保证在严格的VOH件下提供所定义的IOH电流。测试方法VOH/IOH测试可以通过静态或动态方式实现，这里我们先说说静态方法。如图4-3,静态测试时，器件的所有输出管脚被预置到输出逻辑1状态，测试机的PMUm元通过内部继电器的切换连接到待测的输出管脚，接着驱动（拉出）IOH电流，测量此时管脚上的电压值并与定义的 VOW目比较，如果测量值低于 VOH则判不合格。对于单个 PMU勺测试 机来说，这个过程不断地被重复直到所有的输出管脚都经过测试，而PPPMU吉构的测试机则可以一次完成。注：1）使用VDDmin作为此测试最差情形；2） IOH是拉出的电流，

21、对测试机来说它是负电流； 3）测试时需要设置电压钳制。Output feltage TestVOH/IOHUQLTACECURRENTVOLTAGEPHUForc&CURRENTPMJ TestLimitsApply VDDmtn.Set VoEtage ClampPreQonditiQri QLitputtQ 10用匕 1 (QUtpwthisti).Using PM U . tones I OH current fer sp 号cifl cation.Wait 1 to 5 msec (Set PM U delay), tviessure resultant voltage. , F前但

22、X/CH if measured voltage is gem thn +2.4V.图测 试阻抗计算VOHB式检验了器件当输出逻辑1时输出管脚输送电流的能力，另一种检验这种能力的途径则是测量逻辑1状态时输出端口的阻抗。如图 4-4,施加在等效电路中电阻上的压降为E= I=,则R=E/I=452ohm,那么此输出端口的阻抗低于452ohm时，器件合格。在调试、分析过程中将管脚电路合理替换为等效电路可以帮助我们简化思路，是个不错的方法。VOHflOH ResistanceCalculationWHDUTCiipul PmA dual 口。vi g 后 Output Circ ijit imofn-

23、inj = 4 7SVSpeGifiGStionIOH(min3 = -5.2rmAWH(min：) =2.4VERUJRR=VCD - VQM=E /I=4 75 - 2.4 -2 35=2.35 X O.Oa52=4W 2 a (rriAdmuin)Equhra.lent CircuitFor Rout CalculationVUDnin- 473V图4-4.等效电路故障寻找开始Trouble Shooting 前，打开dataloger 纪录测量结果，如果待测器件有自己的标准，测试并纪录测量结果后，所得结果不外乎以下三种情况：VO他压正常，测试通过；在正确输出逻辑1条件下，VOHfe压测

24、量值低于最小限定，测试不通过；在错误的输出条件下，如逻辑0,VOH电压测量值远低于最小限定，测试不通过。这种情况下，测试机依然试图驱动反向电流到输出管脚，而管脚因为状态不对会表现出很高的阻抗，这样会在PMUt引起一个负压，这时保护二极管会起作用，将电压限制在左右O当故障（failure ）发生时，我们需要观察 datalog中的电压测量值以确定故障类型，是上述的第 2种情况还是第3种Datalog of:VOH/IOHSerial/Static test using the PMUPinForce/rngMeas/rngResultPIN110mA8VVPASSPIN210mA8VVFAILP

25、IN310mA8VVPASSPIN410mA8VVPASSPIN510mA8VVPASSPIN610mA8VVFAILMinx如果只是测量值低于最小限定，则很可能是器件自身的缺陷，如上面Ma的失效，从中我们可以看到测试发生时预处理成功实现,端的阻抗很大。这有可能是测试硬件上的阻抗附加到了其中,验工作就显得很重要了。datalog中 pin2器件处于正确的逻辑状态,而输出因此对测试机及测试配件的校故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的，上面datalog中pin6的失效就是这种情况。在进行DC测试之前，应该保证进行预处理的向量正确无误，这就要将预处理工作当作一项功能测试

26、来进行。在测试流程中，代表预处理功能的测试项应该放到相应的DC测试项之前。只有它通过了保证了预处理已经正确实施，我们才去做DC测量；否则我们就要花时间去解决预处理功能的测试问题。只有输出被设定为正确地状态,VOH/IOH测试才有意义。VOL/IOLVOL指器件输出逻辑 0时输出管脚上需要压制的最高电压（输出电平的最大值）；IOL指器件输出逻辑 0时输出管脚上的负载电流（为灌电流）。下表是 256 x 4静态RAM勺VOL/IOL参数说明:ParameterDescriptionTest ConditionsMinMaxUnitVOLOutput Low VoltageVDD=, IOL=V测试

27、目的VOL/IOL测试实际上测量的是输出管脚在输出逻辑0时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的VOL条件下吸收所定义的IOL电流。换句话说，器 件的输出管脚必须吃进规格书定义的最小电流而保持正确的逻辑状态。测试方法与VOH/IOH一样，VOL/IOL测试也可以通过静态或动态方式实现，这里我们还是先说说静态方法。如图 4-5,静态测试时，器件的所有输出管脚被预置到输出逻辑0状态，测试机的PMUm元通过内部继电器的切换连接到待测的输出管脚，接着驱动（灌入）IOL电流，测量此时管脚上的电压值并与定义的VOL相比较，如果测量值高于VOL则判不合格。对于单个PMU勺测试机来说，这个过程

28、不断地被重复直到所有的输出管脚都经过测试，而PPPM结构的测试机则可以一次完成。注：1）使用VDDmin作为此测试最差情形；2） IOL是灌入的电流，对测试机来说它是正电流；3）测试时需要设置电压钳制。图测Out put Vbltage TestVOUIQLDUTVir D minVSS = G VPMU TestLimitsGT +U.4MApply HDD mm.Prec：ondition outpui to log ic 0 (output low).Set Voltage C lampUsing PMU, force IOL current per specifleation.Wait

29、 1 to 5 msec (Set PKflU delayj.Measure resultantvollsge.Foils VOL if measured voltage is gi&ater thari 旬,4，：试阻抗计算VOL测试检验了器件当输出逻辑0时输出管脚吸收电流的能力，另一种检验这种能力的途径则是测量逻辑0状态时输出端口的阻抗。如图 4-6,施加在等效电路中电阻50ohm 时,上的压降为E=VOL-VSS= I=8mA,贝U R=E/I=50ohm,那么此输出端口的阻抗低于器件合格。VOL/IOL ResistanceCalculationActuwl DeviceDutpiit

30、 CircuitSpecification IOL(mln) = e.OmA VOL(max：-L.4YEquivalent Circuit for Kout CalculBtionR -E / IE = VOL- V5S -0.4R =0.4/0.009R -50D (maximur)图4-6.等效电路故障寻找开始Trouble Shooting 前，打开dataloger 纪录测量结果，如果待测器件有自己的标准，测试并纪录测量结果后，所得结果不外乎以下三种情况：VOL电压正常，测试通过；在正确输出逻辑0条件下，VOL电压测量值高于最大限定，测试不通过；在错误的输出条彳下，如逻辑 1, VO

31、L电压测量值远高于最大限定，测试不通过。这种情况下，datalog中将显示程序中设定的钳制电压值。当故障（failure ）发生时，我们需要观察 datalog中的电压测量值以确定故障类型，是上述的第 2种情况还是第3种Datalog of:VOL/IOLSerial/Static test using the PMUPinForce/rngMeas/rngMinMax ResultPIN220mA421mV/8V400mV FAILPIN310mA125mV/8V400mV PASSPIN410mA90mV/8V400mV PASSPIN510mA205mV/8V400mV PASSPIN6

32、10mA8V400mV FAIL20mA130mV/8V400mV PASSPIN1如果只是测量值高于最大限定，则很可能是器件自身的缺陷，如上面 datalog中pin2的失效，从中我们可以看到测试发生时预处理成功实现，器件处于正确的逻辑状态，而输出端的阻抗稍大。这有可能是测试硬件上的阻抗附加到了其中，因此对测试机及测试配件的校验工作就显得很重要了。故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的，上面datalog中pin6的失效就是这种情况。在进行DC测试之前，应该保证进行预处理的向量正确无误，这就要将预处理工作当作一项功能测试来进行。在测试流程中，代表预处理功能的测试项应

33、该放到相应的DC测试项之前。只有它通过了保证了预处理已经正确实施，我们才去做DC测量；否则我们就要花时间去解决预处理功能的测试问题。同样，只有输出被设定为正确地状态，VOL/IOL测试才有息。第四章.DC参数测试(7) -Static IDD静态指器件处于非活动状态，IDD静态电流就是指器件静态时Drain到GNDW耗的漏电流。静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内，对于依靠电池供电的便携式产品的器件来说，此项测试格外重要。下表是一个静态电流参数的例子：ParameterDescriptionTest ConditionsMinMaxUnit sIDDStati

34、cPowerSupplyCurrentVDD= Input=VDD Iout=0+22uA测试方法静态IDD也是测量流入 VDDf脚的总电流，与 Gross IDD不同的是，它是在 运行一定的测试向量将器件预处理为已知的状态后进行，典型的测试条件是器件进入低功耗状态。测试时，器件保持在低功耗装态下，去测量流入VDD勺电流，再将测量值与规格书中定义的参数对比，判断测试通过与否。VIL、VIH、VDD向量序列和输出负载等条件会影响测试结果，这些参数必须严格按照规格书的定义去设置。设计人员应该准备准确的向量序列以完成对器件的预处理，将器件带入低功耗模式，如果向量的效果不理想，则需要进一步完善，精准的

35、预处理序列是进行静态IDD测试的关键。测试硬件外围电路的旁路电容会影响测试结果，如果我们期望的IDD电流非常小，比如微安级，在测量电流前增加一点延迟时间 也许会很有帮助。在一些特殊情况中， 甚至需要使用Relay在测量电流前将旁路电容断开以确保测量结果的精确。Static IDD Testvss = pvUsins DPS or Ph/lU, apply白 P rec：白ricjitiizirTing P attern.Stop pattern.Wait 1 to 5m3BC (Set delay).Measure current flowing into VDD pints).Fail? I

36、DD teiT measured current 导 greater than IDD spec .图4-10.静态电流测试阻抗计算静态电流测试实际上测量的也是器件VD/口 GND间的阻抗，当VDD电压定义在、IDD上限定义在22uA,根据欧姆定律我们能得到可接受的最小阻抗，如图4-11,最小的阻抗应该是欧姆。D eviceDUTPowerSF?e finest ionVDD 5.25VI &D mex = KliAmon Path!Static IDD ResistanceCalculationEquivalent Circuit for Rin Clcu 1st ionVDD - 5.MV

37、vss = ov=E/l=VDD - VSS 0 5.25 - 0.0)=5.25 / 22|jA=233JS35图4-11.等效电路故障寻找静态电流测试的故障寻找和Gross IDD大同小异，datalog中的测试结果也无非三种：电流在正常范围，测试通过；电流高于上限，测试不通过；电流低于下限，测试不通过。Datalogof:StaticIDDCurrentusingthePMUPin Force/rngMeas/rngMin MaxResultVDD1 10V25uA -1uA +22uA PASS同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket上拿走，运行

38、测试程序空跑一次，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电 阻代替器件去验证测试机的结果的精确度。在单颗DUT上重复测试时，静态电流测试的结果应该保持一致性，且将DUT拿开再放回重测的结果也应该是一致和稳定的。IDD Static Current静态指器件处于非活动状态，IDD静态电流就是指器件静态时Drain到GND消耗的漏电流。静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内，对于依靠电池供电的便携式产品

39、的器件来说，此项测试格外重要。 下表是一个静态电流参数的例子：ParameterDescriptionTest ConditionsMinMaxUnit sPowerSupplyVDD= Input=VDD Iout=0IDD StaticCurrent+22uA测试方法静态IDD也是测量流入 VDDt脚的总电流，与 Gross IDD不同的是，它是在运行一定的测试向量将器件预处理为已知的状态后进行，典型的测试条件是器件进入低功耗状态。测试时，器件保持在低功耗装态下，去测量流入 VDD勺电流，再将测量值与规格书中 定义的参数对比，判断测试通过与否。VIL、VIH、VDD向量序列和输出负载等条件

40、会影响测试结果，这些参数必须严格按照规格书的定义去设置。设计人员应该准备准确的向量序列以完成对器件的预处理，将器件带入低功耗模式，如果向量的效果不理想，则需要进一步完善，精准的预处理序列是进行静态IDD测试的关键。测试硬件外围电路的旁路电容会影响测试结果，如果我们期望的IDD电流非常小，比如微安级，在测量电流前增加一点延迟时间也许会很有帮助。在一些特殊情况中，甚至需要使用Relay在测量电流前将旁路电容断开以确保测量结果的精确。StAt沁 IDD TestPMU or DPSForcpVOLTAGE 3 CURRENT1Vector Mmiory & Fin Electronics (Appl

41、/ P reconcttia ri ng Patlmi)=DVPMU TestLimitspewsUsing DPS ar PMU. applyVDDmaK.ExecuteFrecoriditioninQ Pattern.Stop patterrr.Wait 1 to 5msec (Set delay).Measure current flowing into VDD pin(5).Falls IDDtestif measured cuirent fs greater than IDD spec.图4-10.静态电流测试阻抗计算静态电流测试实际上测量的也是器件VD/口 GND间的阻抗，当VDD

42、电压定义在、IDD上限定义在22uA,根据欧姆定律我们能得到可接受的最小阻抗，如图4-11,最小的阻抗应该是欧姆。D eviceSF?ifiC9ticn VDO = 5.25VI &D mex = KliADUT Porwer PK*IDR I PdthlKER RStatic IDD ResistanceCalculationEquivalent Circuit for Rin CqlculationVDD - 5.MV=E/l=VDD - VSS 5 25 -0 0)= 52-5, 22 A.=238JS36图4-11.等效电路故障寻找静态电流测试的故障寻找和Gross IDD大同小异，d

43、atalog中的测试结果也无非三种：电流在正常范围，测试通过；电流高于上限，测试不通过；电流低于下限，测试不通过。Datalog of:Static IDD Current using thePMUPin Force/rngMeas/rngMin MaxResultVDD1 10V25uA -1uA +22uA PASS同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket上拿走，运行测试程序空跑一次，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测

44、试机是否有问题。我们也可以用精确点的电组代替器件去验证测试机的结果的精确度。在单颗DUT上重复测试时，静态电流测试的结果应该保持一致性，且将DUT拿开再放回重测的结果也应该是一致和稳定的。第四章.DC 参数测试（8） -IDDQ & Dynamic IDDIDDQIDDQ是指当CMOS!成电路中的所有管子都处于静止状态时的电源总电流。IDDQ测试目的是测量逻辑状态验证时的静止（稳定不变）的电流，并与标准静态电流相比 较以提升测试覆盖率。IDDQ测试运行一组静态IDD测试的功能序列，在功能序列内部的各个独立的断点，进行6-12次独立的电流测量。测试序列的目标是，在每个断点验证验证总的IDD电流时

45、，尽可能多地将内部逻辑门进行开-关的切换。IDDQ测试能直接发现器件电路核心是否存在其他方法无法检测出的较小的损伤。IDD Dynamic Current动态指器件处于活动状态，IDD动态电流就是指器件活动状态时Drain到GND消耗的电流。动态电流的测试目的是确保器件工作状态下的电流消耗在规格书定义的范围内，对于依靠电池供电的便携式产品的器件来说，此项测试也是很重要的。下表是一个动态电流参数的例子：UnitParameterDescriptionTest ConditionsMinMaxsIDDPowerSupplyVDD= f=fMAX=66MHz18 mA DynamicCurrent测

46、试方法动态IDD也是测量流入 VDDf脚的总电流，通常由PMlM DPS器件于最高工作频率下运行一段连续的测试向量时实施，测量结果与规格书中定义的参数对比，判断测试通过与否。与静态IDD测试相似，VIL、VIH、VDD向量序列和输出负载等条件会影响测 试结果，这些参数必须严格按照规格书的定义去设置。一些测试系统拥有使用 DPSKU量电流的能力，但是硬件所提供的精度限制了其对低电流测试的可靠度。如果DPS1量电流的精确度不足以胜任我们对精度的要求，我们就需要使用PMU获取更高精度，代价是测试时间的增加。设计人员应该准备准确的向量序列以完成对器件的预处理，将器件带入最高功耗的工作模式，如果向量的效

47、果不理想，则需要进一步完善，精准的预处理序列也是进行动态IDD测试的关键，测试硬件外围电路的旁路电容也会影响测试结果。如图 4-12。Dynamic IDD TestPMU TestLim itsUsing DPS 叫 Ph/lU , apply VDDmax.Execute continuous patterrtWaitSto 10msec (Set delay.Measure current inlo VDD pin(s while device rs actueIy executing pattern.Fails IDD if rmeasure d current is greater

48、than IDD sp ec.Stop the ptterr.图4-12.动态电流测试阻抗计算动态电流测试实际上测量的是器件全速运行时VD/口 GND间的阻抗，当VDD电压定义在、IDD上限定义在18mA根据欧姆定律我们能得到可接受的最小阻抗，如图 4-13,最小的阻抗应该是 292欧姆。Dynamic IDD ResistanceCalculationDeviceOCTPo w 6TPi n(3 iddTIPth jEquivalent DrcuitFor Flin CoJcutationMD - 5.MVIDD非三种:Specification VDD = 5.25VIDD max = 1

49、 GmA图4-13.等效电路曰=曰E = VDD - VSS (= 5.25-0.0)R= 525 / 18mAR= 292 门动态电流测试的故障寻找和Gross IDD也是大同小异，datalog中的测试结果也无1.电流在正常范围，测试通过;2.电流高于上限，测试不通过;3.电流低于下限，测试不通过。Datalog of:Dynamic IDD Current using theDPSPinForce/rngMeas/rngMinMaxResultDPS1 10v25ma-1ma +18maPASS同样,当测试不通过的情况发生，我们要就要找找非器件的原因了:将器件从socket上拿走，运Pa

50、th.0电流；如果不是,行测试程序空跑一次，和 GrossIDD及静态IDD一样，测试结果应该为则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。测试动态IDD时，PMUk的时间延迟应该被考虑到，这需要我们做一些试验性的工 作以确定这些因素。 在一些特殊情况中，甚至需要使用 Relay在测量电流前将旁路电容断开 以确保测量结果的精确。在单颗DUT上重复测试时，动态电流测试的结果也应该保持一致性， 且将DUT拿开再放回重测的结果也应该是

51、一致和稳定的。第四章.DC参数测试（9） - IIL / IIHTEA1708用于X电容的自动放电IC具有自动放电功能集成有500伏钳位电路.电源浪涌期间保护IC.支持用大容量X电容器更简便的应用设计入电流（IIL/IIH ）测试IIL是驱动低电平（L）时的输入（I）电流（I） , IIH则是驱动高电平（时的输入（I ）电流（I ）。下表是256 x 4静态RAM勺IIL/IIH参数说明:ParameterDescriptionTest ConditionsMinMaxUnit sInput LoadVDD=c Vin gic 1 on all inputsDUT Input PinCURRE

52、NTPMUSt LimitsApply VD 口 max.Precondition all inputs to logic 1 with pin driversUsing PMU. force individual inputs to VSSWait 1 to 5 msec (Set PMU delay).Measure resultant current.Fails IIL if measured current is !cs$ ttinn 1。ALT-10.Q/APASSFAIL UL图4-14.串行/静态测试(IIL )与之类似，进彳T IIH测试时，首先电源端施加 VDDmax所有的输

53、入管脚通过 Pin Driver施加VIL预处理为逻辑0状态；接着通过切换将 PMIM接至IJ待测的管脚，驱动高电平输入，测量其电流并与期间规格书中定义的IIH边界进行比较；完成后再切换到下一个待测引脚。这个过程不断重复知道所有的输入管脚均完成测试。与IIL不同之处在于，IIH测试要求电压钳制，测试时要确认 VDD Vin及IIL/IIH limit等的设置正确。Input Leakage High Test (IIH)Serial MethodP+n Electronics FdtCH Lugic 0VDDniu on T InputsPMUTest LimitsGT+10.0APASSAp

54、ply VDDmax.Precondition all inputs to logic 0 with pin drivers.Using PMU, force individual inputs to VDDmax.Wait 1 to 6 msec (Set PMU delay).Measure resultani current Fails IIH If measured current is than + 10.Ci .iA图4-15.串行/静态测试(IIH )在对某个管脚进行测试时，IIL测试和IIH测试是交替而独立进行的，先驱动低电平测量电流，再驱动高电平测量电流，然后管脚在下一个管脚

55、测试前恢复为最初的状态。串行静态测试的优点在于，可以单独地每一个管脚上的电流；另外，因为被测的管脚与其它输入管脚接受的电平不一样，故管脚与管脚之间的漏电流路径都会显现。缺点也是有的，那就是测试时间的增加。注意，对于一些类型的DUT将所有输入设置为低或者高也许会引起一些问题，如将FAIL IIH器件带入未知状态，这需要事先对待测器件的功能真值表进行确认。还要注意的是，其他双向IO管脚在进行IIL/IIH 测试时可能会意外打开，如果这些引脚由测试机驱动，高的IDD电流可能引起DUT内部供电电压低于输入测试电压，以便输入保护装置吸收多出的电流；如果DUT是CMOS：艺，就算这些双向IO管脚处于悬空状

56、态， 依然有高电流产生的可能。解决方法是，在这些管脚上加上输出负载，把它们固定成逻辑1或逻辑0电平，这样即使它们打开了，电流也被负载电路给限制了。阻抗计算当管脚上施加的是 VDD电平，IIL/IIH 测试实际上测量的是此管脚到VSS的阻抗；相反，当管脚上施加的是 VSS电平，IIL/IIH 测试实际上测量的则是此管脚到VDD的阻抗。通过施加电压测量电流，我们可以根据欧姆定律计算出其输入阻抗。器件的规格书定义了输入管脚施加 VDDma痈压下允许流入管脚的最大电流，从中我们可以得出器件必需具 备的最小输入阻抗。如图4-16情况下，输入阻抗必须大于525Kohm测试才会通过。IIL/IIH Resi

57、stanceCalculationActual DeviceInput CircurtEquivalent Circuitfor Rin CalculationIIH Lrakige PithIILLeakageVDDmax = 5.25VSpec 汨 catgnVm = VSS (for IIL test)Vin = VDDrrax (for IIH test)IIL = 10yAR= E/iE = VDDmax - VSS (for IIL and IIH tests)R= 5.25/1R = 525coOC (minimum)图IIH阻抗计算并行测试法有些测试系统拥有 per pin P

58、MU的架构，这允许它进行并行的漏电流测试所谓并行就是所有的输入管脚同时而独立地施加电压并进行电流测量一一驱动逻辑1到所有的输入管脚，同时测量它们的电流；接着驱动逻辑0到所有的输入管脚，再去测量它们的 电流。测量的结果与程序中设定的边界相比较以判断器件通过与否。并行漏电流测试的优点在于其速度快，所有的待测管脚同一时间测试完毕，节省了大量测试时间。 缺点有二，一是因为所有管脚同时施加相同的电平，管脚间的漏电流难以发现；二是要求测试机拥有per pin PMU结构，增加了硬件成本。Input Leakage Test (IIL/IIH)Parallel MethodOUTPMU per pinPat

59、hUBKtUC PathPMU TestLimits VDDituw = 5J5VApply VDDm ax.Using PMU per pin orce each pin to VDDmax (IIH test) Wait 1 to 5 msec (Set PMU delay).Measure resuItani current.Falls if measured current (per pin) is outside llmhs.Repeat test forcing each pin to VSS (HL test)集体测试法部分测试系统能够进行集体漏电流测试（群测），就是单个的PMU

60、1接到所有的输入管脚，在同一时间测量整体的电流：驱动所有输入管脚到逻辑 1点平，测量总电流；再驱动所有输入管脚到逻辑 0点平，测量总电流。测量的结果与程序中设定的边界相比较以 判断器件通过与否。集体测试法的电流边界是基于器件规格书中的单独管脚的限定而设置的，如求和。如果实际测量的电流值，则我们通常需要按照前面介绍的串行/静态测试法对每个管脚进行独立的测试。群测法对COM解件的测试效果较好，因为 COM器件的输入阻抗较高，通常我们测得的都是 0电流，如果有异常，表现很明显。部分情况下不能使用群测法，如有特定低阻抗的输入管脚，外接上拉、下拉等情况，它们消耗的电流必然较大。群测法的优点自不必说，能在