简易频率合成器设计报告

1、步京食免a孝滨江学院简易频率合成器学生姓名 吴俊学 号 20092321922院系 电子工程专业电子科学与技术指导教师赵静2 0 1 2年 6月5日一、设计和制作任务1、输出信号的频率范围：1kHz-99kHz2、步进频率:1Khz3、输出电平为方波二、实验原理图2-1总体电路设计框图1、CD4046锁相环电路设计（1）、锁相环基本组成锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部 分组成，锁相环组成的原理框图如图2-2所示。锁相环中的鉴相器又称为相位比 较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号 转换成uD（t）电压信号输出，该信号经低通

2、滤波器滤波后形成压控振荡器的控 制电压uC（t），对振荡器输出信号的频率实施控制。图2-1-1锁相环原理图W 0 vU*】（2）、鉴相器（PD）硕）0 X0锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如右图所示。图2-1-2鉴相器（3）、压控振荡器（VCO）指输出频率与输入控制电压有对应关系的振荡电路（VCO），频率是输入信号 电压的函数的振荡器VCO,振荡器的工作状态或振荡回路的元件参数受输入控 制电压的控制，就可构成一个压控振荡器。（4）、低通滤波器让某一频率以下的信号分量通过，而对该频率以上的信号分量大大抑制的电 容、电感与电阻等器件的组合装置。（5）、锁相环电路

3、的工作原理鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压 分别为：约=S 皿哄+ & ）耳心）二*% + %（）式中的30为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称 为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：蛎=即独=晒夕腿飒哄+WH）goV +伉=| m点g sin+ 其（）+ 财 +% 1-1+：疆昭赎+敝）一财+免a：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的 输入控制电压uC（t）。即uC（t）为：依必）=?长久”独皿酉+耳呷+免二V独泗（见一电） + %）-色式中的3i为输入信号的瞬时振荡角频率，防（t）和

4、OO（t）分别为输入信号和 输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：M）= %+ 技伊。&图2-1-3压控振荡器压控特性八 ae(fi8(f) = J +%D则，瞬时相位差Od为4 =一由) + %)-命(0对两边求微分，可得频差的关系式为观 d（闻一陌办 次闷一日技）=+dtdt dt上式等于零，说明锁相环进入相位锁定的状态，此时 输出和输入信号的频率和相位保持恒定不变的状态，uc（t） 为恒定值。当上式不等于零时，说明锁相环的相位还未锁 定，输入信号和输出信号的频率不等，uc（t）随时间而变。因压控振荡器的压控特性如图8-4-3所示，该特性说 明压控振荡器的振荡频

5、率3U以30为中心，随输入信号 电压uc（t）的变化而变化。该特性的表达式为上式说明当uc（t）随时间而变时，压控振荡器的振荡频率3U也随时间而变， 锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状 态，并保持30=3i的状态不变。（6）、CD4046外围参数选取HEF4046BC1A 6H R110 SF OUTC1B 7Vss s9 VCO IN1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较器I的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正

6、端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器II的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。图2-1-5锁相环仿真电路通过前文对锁相环电路的分析与仿真实验，本次实验采用200pF的瓷片电容 作为震荡电容，由100k的R4、100nF的C4和10K的R3构成低通滤波电路，40464 脚的压控振荡电压输出给单片机。2、基准信号设计这次设计采用555芯片提供1Khz的基准信号。图2-2-1 555定时器管脚图1地GND5控制电压2触发6门限（阈值）3输出7放电4复位8电源电压Vcc为无稳态电路。由555定时器构成的多谐振荡器如

7、图2-2-2所示，R1，R2和C是 外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后 接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接处。由于接通电源 瞬间，电容C来不及充电，电容器两端电压uc为低电平，小于（1/3）Vcc，故 高电平触发端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。 这时，电源经R1，R2对电容C充电，使 电压uc按指数规律上升，当uc上升 到（2/3）Vcc时，输出uo为低电平，放电管VT导通，把uc从（1/3）Vcc上 升到（2/3）Vcc这段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间有关。充电

8、时间常数T充=(R1+R2) C。不难理解，接 通电源后，电路就在两个暂稳态之间来回翻转，则输出可得矩形基准波。电路一 旦起振后，uc电压总是在(1/32/3) Vcc之间变化。输出的波形图如图2-2-3。图2-2-3 555多谐振荡器输出波形3、分频电路设计c o T A VCRCQAQBQCQDENLO- 65432109 -111 111 1VJ- 2 3 4 5 6 7 8 一 CCEECCCCCLRCLKA 0 CGND图2-3-2 74LS16 0管脚图U4 74HC1615S8 a:U374HC1616RP1WWW 9RESPACK-S 北政也I图2-3-1分频电路我们使用74l

9、s160十进制计数器作为分频器，由于是两片扩展的，最进制为 10*10=100进制。拨码开关用作进制选择，每当第二片计数器计满后，进位输出 通过反相器重新置位两片计数器，使得进制可调。如图可知当输入为n时，为100-n进制。三、电路焊接与调测1、元件清单和电路图元件名称数量NE5551CD4046174LS16028p插座114p插座116p插座310k五脚排阻210nf电容110k可调电阻310k电阻2100k电阻2电容51p1电容200p1电容1041万用版10*151四位拨动开关2C4HF1MWF7ItltDSW1DFSA 8图3-3-1频率合成器电路图图3-3-2单片机电路图2、调试过

10、程、压控振荡器调试与波形、鉴相器调试与波形Typical WaveformsSIQNAL IN:DMPAKATOll INPHASC LOMPAHAfDHI：；LnJ*TTLTLFIGURE 4. Typical Waveform Employing Phass Comparator II In Locked ConditionFHAE CDMPl网E倾M kOPASS FILIEH nilTPUTIFIGURE S. Typical Wavafornn Employing Phasa Comparator I In Locked Condition PHASE COUMRTOH II从图中可以见到相位比较器1输出波形为输入波形幅度异或的关系从图中可以见到，当输人信号的相位滞后于比较信号时，相位比较器II输出的为