半导体集成电路复习1课件

1、2022/8/51半导体集成电路第1页，共46页。总复习绪论集成电路的概念 什么是集成电路？ 相关基本概念 集成电路的分类集成电路的过去，现在和未来我国集成电路产业现状第2页，共46页。2022/8/52 集成电路微电子技术的核心Integrated Circuit，缩写 IC通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能第3页，共46页。2022/8/53 相关基本概念 形状：一般为正方形或矩形 面积: 几平方毫米到几百平方毫米。面积增大引起功耗增大、封装困

2、难、成品率下降，成本提高，可通过增大硅园片直径来弥补。晶圆尺寸(Wafer Size)芯片尺寸(Die Size)6英寸、8英寸、12英寸几平方毫米到几百平方毫米第4页，共46页。2022/8/54 集成度、规模：每块芯片包含的晶体管数目或等效逻辑门(2输入的NAND)的数量1个2输入的NAND=4个晶体管 第5页，共46页。2022/8/55 特征尺寸 集成电路器件中最细线条的宽度，对MOS器件常指栅极所决定的沟道几何长度，是一条工艺线中能加工的最小尺寸。 反映了集成电路版图图形的精细程度，特征尺寸的减少主要取决于光刻技术的改进（光刻最小特征尺寸与曝光所用波长）。第6页，共46页。2022/

3、8/56半导体集成电路按集成度(规模)分SSI（100以下个等效门）MSI（103个等效门）LSI （104个以上等效门）按器件类型分双极型集成电路MOS集成电路BiCMOS集成电路按处理信号方式分类数字集成电路模拟集成电路数模混合集成电路按电路功能分类通用集成电路专用集成电路专用标准集成电路按设计方法分类全定制半定制可编程第7页，共46页。2022/8/57二. 集成电路制造工艺双极集成电路工艺CMOS集成电路工艺Bi-CMOS集成电路工艺重点掌握工艺流程，断面图第8页，共46页。2022/8/58pn+n-epin+P-Sin+-BLCBESP+P+双极集成电路的基本工艺第9页，共46页。

4、2022/8/59P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiAATBL-uptepi-oxxmcxjc四层三结结构的双极晶体管双极集成电路中元件结构第10页，共46页。2022/8/510ECB第11页，共46页。2022/8/511主要的CMOS工艺VDDP阱工艺N阱工艺双阱工艺P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si第12页，共46页。2022/8/512P-型基板 N-阱工艺P-型基板NMOS 器件制

5、作区域N-阱PMOS 器件制作区域N-well mask第13页，共46页。2022/8/513有源区depositednitride layer有源区光刻板N型p型MOS制作区域(漏-栅-源)第14页，共46页。2022/8/514场氧生长field oxidegate oxideo2o2o2o2o2o2o2o2o2o2第15页，共46页。2022/8/515多晶硅栅极poly maskadded to layout第16页，共46页。2022/8/516n管源漏离子注入n-typeimplant第17页，共46页。2022/8/517finished mosfetsp-type impla

6、ntboth select masks addedp管源漏离子注入第18页，共46页。2022/8/518接触孔第19页，共46页。2022/8/519第一层金属non-planar surface第20页，共46页。2022/8/520通孔及第2层金属第21页，共46页。2022/8/521三. 双极集成电路双极集成电路工艺CMOS集成电路工艺Bi-CMOS集成电路工艺重点掌握工艺流程，断面图，版图第22页，共46页。2022/8/522 集成双极晶体管的埃伯斯-莫尔(EM)模型 集成双极晶体管的有源寄生效应 集成双极晶体管的无源寄生效应三. 双极集成电路双极晶体管工作区域、寄生晶体管、电阻

7、设计第23页，共46页。2022/8/523C(n)B(p)E(n+)npnpnpS(p) 双极晶体管的四种工作状态VBEVBC饱和区反向工作区截止区正向工作区(正偏)(反偏)(正偏)(反偏)第24页，共46页。2022/8/524氧化膜pnP型扩散层（电阻）基区扩散电阻最小条宽的设计设计规则决定最小条宽工艺水平和精度流经电阻的最大电流第25页，共46页。2022/8/525五. MOS晶体管MOS晶体管的电流方程阈值电压重点掌握晶体管的工作区域判断、对应的电流方程、影响阈值电压的主要因素、耗尽型管和增强型管子第26页，共46页。2022/8/526IDmnCoxW2L(VG-VTH) 2(0

8、VDVG-VTH)(0 VG-VTH VD)VDID非饱和区饱和区NMOS晶体管的I/V特性VDsat=VG-VTHmnCoxW2L2(VG-VTH)VD-VD2记住!第27页，共46页。2022/8/527VTH影响MOS晶体管特性的几个重要参数 MOS晶体管的宽长比（W/L) MOS晶体管的开启电压VTH 栅极氧化膜的厚度tox沟道的掺杂浓度（NA)衬底偏压（VBS)VTHVTH第28页，共46页。2022/8/528源极(S)漏极(D)栅极(G)VGVDIDnMOS晶体管的I-V特性VTHIDVG增强型（E)VTHIDVG耗尽型(D)NMOS晶体管的I/V特性-2第29页，共46页。20

9、22/8/529六. MOS反向器不同结构反向器的传输特性有比电路与无比电路的概念CMOS反向器的静态特性 逻辑阈值、噪声容限CMOS反向器的动态特性 上升时间、下降时间、延迟时间重点掌握不同反向器的输出高低电平值及逻辑阈值特性，影响逻辑阈值的因素，噪声容限的计算，上升时间、下降时间及延迟时间的定义及主要决定因素。第30页，共46页。2022/8/530CMOS反相器的传输特性VDS=VoutVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinNMOSVinVtn 截止 Vin-VtnVout 非饱和 PMOS(VDD-Vin) VDD -Vout 非饱和 (VDD-

10、Vin) +Vtp VDD -Vout 饱和 VinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非饱和N饱和P非饱和N非饱和P饱和N非饱和P截止第31页，共46页。2022/8/531CMOS反相器的几个重要参数VOHVOLVout=VinVinVoutVILVIHVM第32页，共46页。2022/8/532CMOS反相器的瞬态特性延迟时间tpd(传播时间） 2.上升时间 tr 3.下降时间tf第33页，共46页。2022/8/533七. CMOS逻辑门电路CMOS逻辑门电路的组成规则等效导电因子逻辑门的扇入扇出延迟时间的估算方法CMOS逻辑门电路的功耗（静态、动态）给出逻辑关

11、系式可以画出对应的器件级电路图，给出电路图可以写出对应的逻辑关系；掌握不同逻辑对应的管子尺寸设计方法；延迟时间的估算方法；静态、动态功耗的影响因素第34页，共46页。2022/8/534复合逻辑门 调整逻辑关系式，使得输出为负逻辑 逻辑关系为与时，NMOS串联、PMOS并联 逻辑关系为或时，NMOS并联、PMOS串联 改变尺寸可调整输入阈值或速度逻辑门的设计第35页，共46页。2022/8/535一、管子串联：VdVgT1T2K1K2VmVsVdVsVgKeff第36页，共46页。2022/8/536二、管子并联：VdVsVgKeffVdVgK1K2Vs第37页，共46页。2022/8/537

12、各种CMOS门电路的传输延迟0.75CinvR0反向器N输入逻辑门LE倍自身延迟时间：反向器为t0, n输入逻辑门为nt0负载延迟时间：0.75CinvR0: FO=1时，反向器的延迟时间f: Fan outLE: Logical Effort输入信号数反向器第38页，共46页。2022/8/538CMOS静态逻辑门的功耗表达式P=Pt fCLK CL VDD2+ Pt ISC tSC VDD fCLK+IDC VDD+ILeak VDD在此：CL为负载电容，VDD为电源电压， ISC为穿通电流的平均值，tSC为穿 通电流流过的时间 ，fCLK为时钟周期， IDC为直流电流，ILEAK为漏电流

13、。Pt为开关概率第39页，共46页。2022/8/539八.传输门逻辑及动态电路简单输出门逻辑的设计传输损失及解决方法给出逻辑关系，根据BDD的方法，能够画出传输门逻辑的电路图，并会分析传输损失第40页，共46页。2022/8/5402022/8/5西安理工大学 传输门逻辑在构成信号转换电路、信号选择低电路、异或同或逻辑、 运算器时，性能高于静态逻辑电路，使用较为广泛。逻辑门传输电路的振幅由于阈值损失会减小，信号的传输延迟也较 复杂，设计时需注意。通常不作为标准单元使用。传输门单元多段接续时，延迟时间显著增加，一般情况下，每隔2-4 段，插入反向器。使用BDD传输门逻辑可以自动生成。第41页，共46页。动态逻辑工作原理（对应波形）输入信号的时序要求级联时如何使用fABOUTOUTABff2NORIn1CLKCLKIniPDNInjIniInjPDNIniPDNInj第42页，共46页。2022/8/542九.时序逻辑电路锁存器的工作原理（对应波形）寄存器的工作原理（对应波形）第43页，共46页。2022/8/543锁存器的电路结构寄存器的电路结构Setup