2022年vhdl乒乓球比赛游戏讲课稿

1、v hdl 乒 乓 球 比 赛 游 戏可编程专用集成电路和硬件描述语言试验乒乓球电路李万鹏电子与通信工程1120222029 乒乓球嬉戏机一、 设计任务与要求：设计一个能够模拟乒乓球竞赛的基本过程和规章,并能自动裁判和记分的乒乓球嬉戏机；要求：竞赛时甲乙双方各在不同的位置发球或击球；依据球的位置发出相应的动作,提前击球或出界均判失分；乒乓球的位置和移动方向有灯亮及依次点亮的方向打算；甲乙双方设置各自的记分牌,任何一方先记满 21分该方就算胜了此局；当记分牌清零后,又可开头新的一局竞赛；二、 总体框图1、乒乓球嬉戏机的总体框图如下图所示：片选信号产生模块数据转换模块七段译码器核心模块2、设计思路

2、及各模块功能：设计思路：用 8 个发光二极管代表乒乓球台,在嬉戏机的两侧各设置两个开关,一个是发球开关,一个是击球开关；甲方按动发球开关时,靠近甲方的第一盏灯亮,然后发光二极管由甲向乙依次点亮,代表乒乓球在移动；当球过网后,按设计者规定的球位乙方就可以击球；如乙方提前击球或没有击到球,就判乙方失分,甲方自动加分,重新发球竞赛连续进行到一方记分到 21 分,该局终止,记分牌清零,可以开头新的一局竞赛；（1）片选信号产生模块片选信号产生模块是用来产生数码管的片选信号,将产生的片选信号输送到数据转换模块,以便其对输入数据进行挑选；（2）核心模块核心模块有两个功能,第一个是实现规律功能,即对甲方乙方的

3、发球击球情形进行判定,然后再对双方谁得分进行记录；其次个是将整数得计分转换成十进制数,以便译码显示；（3）数据转换模块数据转换模块是将核心模块输送过来的数据通过片选信号对其进行挑选,并将符合要求的数据输送出去；（4）七段译码器七段译码器用来将输入数据进行翻译,便于数码管显示出数据；三、 试验程序及原理图（1）片选信号产生模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sel is portclk:in std_logic; sell:out std_logic_vecto

4、r2 downto 0; end sel; architecture sel_arc of sel is begin processclk variable tmp:std_logic_vector2 downto 0; begin ifclkevent and clk=1then iftmp=000then tmp:=001; elsif tmp=001then tmp:=100; elsif tmp=100then tmp:=101; elsif tmp=101then tmp:=000; end if; end if;sell=tmp; end process; end sel_arc;

5、 仿真波形：（2）核心模块library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity coma is portclr,af,aj,bf,bj,clk:in std_logic; shift:out std_logic_vector7 downto 0; ah,al,bh,bl:out std_logic_vector3 downto 0; end coma; architecture com_arc of coma is signal amark,bmark:integer; begin

6、processclr,clk variable a,b:std_logic; variable she:std_logic_vector7 downto 0; begin if clr=1then a:=0; b:=0; she:=00000000; amark=0; bmark8 then if bj=1then amark=amark+1; a:=0; b:=0; she:=00000000; else she:=0&she7 downto 1; end if; elsif she=0 then amark=amark+1; a:=0; b:=0; else if bj=1then a:=

7、0; b:=1; else she:=0&she7 downto 1; end if; end if; elsif a=0 and b=1then if she16 and she/=0 then if aj=1 then bmark=bmark+1; a:=0; b:=0; she:=00000000; else she:=she6 downto 0&0; end if; elsif she=0 then bmark=bmark+1; a:=0; b:=0; else if aj=1 then a:=1; b:=0; else she:=she6 downto 0&0; end if; en

8、d if; end if; end if; shifttmp1 then if ala=1001then ala:=0000; aha:=aha+1; tmp1:=tmp1+1; else ala:=ala+1; tmp1:=tmp1+1; end if; end if; if bmarktmp2 then if bla=1001then bla:=0000; bha:=bha+1; tmp2:=tmp2+1; else bla:=bla+1; tmp2:=tmp2+1; end if; end if; end if; al=ala; bl=bla; ah=aha; bhqqqqqqqqqqqqqq=1101111; end case; end process; end dispa_arc; 仿真波形：三、 总体设计电路图仿真波形：四、试验总结： 1 、通过本次试验进一步把握了使用MaxPlus 的设计流程 2 、这次试验综合采纳 VHDL语言设计程序和图形输入法,充分锤炼了编程和 调试程序的才能；试验要求较多,需要足够的耐心和高度谨慎的态度,只要将 全部条件理清晰,搞清它们之间的