逻辑门电路全解课件_第1页
逻辑门电路全解课件_第2页
逻辑门电路全解课件_第3页
逻辑门电路全解课件_第4页
逻辑门电路全解课件_第5页
已阅读5页,还剩91页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第二章 集成逻辑门集成电路大致分为两种类型:CMOS和双极型。其中CMOS(Complementary Metal-Oxide Semiconductor, 互补金属氧化物半导体)电路是目前运用最广的逻辑电路。并且逐步取代了原来的TTL电路。双极型电路是由双极型三极管构成的电路。有:TTL 和ECL电路等。在性能,功耗,容量等方面受到限制,故被CMOS逐渐取代。2.1MOS管的开关特性一、MOS管的结构S (Source):源极G (Gate):栅极D (Drain):漏极B (Substrate):衬底金属层氧化物层半导体层PN结 MOS管的结构和符号漏极源极栅极开启电压:VGS(th)以N

2、沟道增强型为例:当加+VDS时,VGS=0时,D-S间是两个背向PN结串联,iD=0加上+VGS,且足够大至VGS VGS (th), D-S间形成导电沟道(N型层)开启电压MOS管的基本开关电路等效电路OFF ,截止状态 ON,导通状态MOS管的四种类型增强型耗尽型大量正离子导电沟道MOS门的开关作用MOS门 D 、 S极之间的开关状态受 VGS 的控制增强型:N沟道P沟道VGS V GS(th) 0 (开启电压)VGS V GS(th)D S断开D S导通(几百欧)VGS VGS(th) VGS(th)D S导通(几百欧)D S断开MOS反相器(非门)0VVDD1) VA = 0V:工作原

3、理:2)VA = VDD :VGS VGS(th) ,T截止; VF = UDD , F=“1”。 NMOS增强型+VDDFARDSGTVDD0VVGS VGS(th) ,T导通; VF 0V , F=“0”。结构:0 11 0 真 值 表: 输入 输出 A F0VVDD NMOS增强型VDD0V+VDDFARDSG逻辑式:F=1AF逻辑符号:2. CMOS反相器CMOS电路Complementary -Symmetry MOS互补对称式MOST2T1 PMOS管NMOS管T1 : ONT2: OFFOFFON同一电平:+VDDSDADSGF1) 结构“0”(0V)VGS VGS(th) 0导

4、通+VDDSDAFDSGT2T1PMOSNMOSVGS0截止“1”(+VDD)2) 工作原理VA=0V“0”(0V)VGS VGS(th) VGS(th) 0导通“1”(+VDD)FVA= VDD 0VVDD真 值 表:A F T1 T2 F+VDDSDADSGT2T11 导通 截止0 0 截止 导通11AF逻辑式:F=VDD0V优点:静态功耗小速度较快电压、电流传输特性阈值电压输入噪声容限输入特性输出特性输出特性3. CMOS与非门&ABFF =+VDDAFT2T1BT3T4SSSSGG工作原理:结构:0 0 10 1 11 0 11 1 0A B T1 T2 T3 T4 F4. CMOS或

5、非门A B T1 T2 T3 T4 F1ABFF =+VDDFAT2T1BT3T4GGSSS工作原理:结构:0 0 10 1 0 1 0 0 1 1 0 5.带缓冲极的CMOS门1、与非门5.带缓冲极的CMOS门解决方法6.漏极开路的门电路(OD门)实现输出电平变换、吸收大负载电流、线与 7.三态输出门三态输出的CMOS门三态输出的CMOS门三态门的用途主要作为TTL电路与总线(BUS)间的接口电路公用总线E1E2E3用公用总线分时传送不同数据译码器&A1B1E1&A2B2E2&A3B3E3 门工作 门工作 门工作三态门的用途7.CMOS传输门及双向模拟开关 传输门双向模拟开关双极型三极管的开

6、关特性(BJT, Bipolar Junction Transistor)2.2 TTL门电路2.2.1 半导体三极管的开关特性ok双极型三极管的基本开关电路只要参数合理:VI=VIL时,T截止,VO=VOHVI=VIH时,T导通,VO=VOL工作状态分析:三极管的开关等效电路截止状态饱和导通状态三极管非门AF0.3V3.2V保证VA=0.3V时,三极管可靠截止1)当VA=0.3V时:+2.5VD+12V1.5K1K18K-12VP=30T工作情况:设:T截止要求: VBE0.5V当VA=0.3V时:设:IB=0A0.3V1.5K1K18K-12VP+12VF+2.5VD=30TIB=-1.8

7、VD导通,起箝位作用: VD=0.7V 箝位二极管 Vp IBs ,T饱和的假设成立。得:VF = 0.3VA3.2V1.5K1K18K-12VP+12VF+2.5VD=30TICIBI1I2I1 =I2 +IB0.3V0 11 0 真 值 表FAD+12V+2.5V1.5K1K18K-12VP=300.3V3.2V0.3V3.2V 输入 输出 A F“0”“1”“1”“0”0 11 0 真 值 表 输入 输出 A F功能:当A为高时,输出F为低;A为低时,F为高。F是A的非函数。逻辑式:F=逻辑求反运算“”:逻辑非运算逻辑符号:三极管非门波形图(时序图)A1AFF求反运算* DTL电路ABD

8、1D2+12V3.9KR二极管与门与非门:A BA B(Diode Transistor Logic)-12V三极管非门D+12V+2.5V1.5K1K18KP=30F与非门:任 0 则 1全 1 则 0口诀:&ABF逻辑式:逻辑符号:F =或非门:ABD1D2-12VR二极管或门A + BD+12V+3V1.5K1K18K-12VP=30三极管非门FA + B或非门:任 1则 0全 0 则 1口诀:ABF逻辑式:逻辑符号:F =1、体积大、工作不可靠。2、需要不同电源。3、各种门的输入、输出电平不匹配。分立元件门电路的缺点2.2.2 TTL与非门电路结构和工作原理一、结构0.3V3.4V+5

9、VABCFR4R2R13kT2R5R3T3T4T1T51007503603K+5VABCR1T1R2T2R3FR4R5T3T4T5输入级输出级中间级T1 与R1组成输入级:T1 多发射极晶体管:实现“与”运算。等效电路 b1=A B C c1+5VR1T1b1ABCc1AB+5Vb1R1C+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与”“非”复合管形式与非门输出级+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与”“非”复合管形式 TTL与非门输出级0.3V3.4V二、 工作原理1、任一输入为低电平(0.3V)时+5VFR4R2R1R5R3T3b1ABC“0

10、” 截止c1T1T5T2T41V0.3VVF=5 -VBE3-VBE4 -VR2 3.4V 高电平!+5V“0”FR4R2R13kR5T3T4T1b1c1ABC1VVFRLT2 ,T5 : 截止逻辑关系:任0则12、输入全为高电平(3.4V)时4.1V3.4V“1”(3.4V)T5T4发射结全反偏R2+5VFR4R1T2R5R3T3T1b1c1ABC电位箝在2.1V0.7V1.4V2、输入全为高电平(3.4V)时 全导通(T2、 T5饱和)T5T4R2截止T1:倒置状态C、E作用颠倒+5VFR4R1T2R5R3T3T1b1c1ABC1V0.7V1.4V“1”(3.4V)发射结全反偏电位箝在2.

11、1VVF=0.3V饱和T1T2T5T2:截止逻辑关系:全1则0+5VFR2R13kR3b1c1ABC“1”(3.4V)电位箝在2.1V发射结全反偏TTL与非门&ABCF 输入任0:T2、T5 截止,T3、T4 导通; U0= U0H 。 输入全1: T4 截止,T2、T5饱和导通; U0= U0L 。逻辑关系:任0则1全1则0与非门2.2.3 TTL与非门外特性和参数测试电路一、电压传输特性: VO VI&+5VVIVOR简化的传输特性( VO VI )曲线 二值性曲线VOHVOLVIHVIL1.4VTH截止区(T5 :关门)转折区(过渡区饱和区(T5:开门)阈值电压:VTH=1.4V 门槛电

12、压(Threshold)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1007503603K简化的传输特性( VO VI )曲线 二值性曲线VOHVOLVIHVIL1.4UT截止区(T5 :关门)转折区(过渡区饱和区(T5:开门)阈值电压:VT=1.4V 门槛电压(Threshold)简化的传输特性( VO VI )曲线 二值性曲线VOHVOLVIHVIL1.4UT截止区(T5 :关门)转折区(过渡区饱和区(T5:开门)阈值电压:VT=1.4V 门槛电压(Threshold) 通用:VOH2.4V , VOL 0.4V 典型值 : 输出高电平 VOH=3.4V 输出低电平

13、VOL =0.3V 阈值电压 VT =1.4V1. 输出端2. 输入端: 典型值 : 输入高电平 VIH=3.4V 输入低电平 VIL =0.3V 通用:VIVT VI=“1”,与非门开门 VOL ; VIVT VI=“0”,与非门关门 VOH 。 典型参数:二、输入噪声容限三、输入负载特性 (VI RI ) VIVRIC+5VR4R2R13kb1100750FT2R5R3T3T4T1T5c1AB3603KVI=RIRI+R1(5-VBE1)=4.3RI3+RI例:RI=0.5K VI =0.6V VT VI 为低电平当RI较小时:设:T2、T5 截止 截止R4T2R3c1T1+5VR13kT

14、5b1RIVIR2R5T3T4F当RI较小时:VIVT , T2 、 T5 截止,T3、T4 导通:VF = VOH 。T1+5VR13kb1RIVIR2R4R5T3T4VFRLF当VI=VT 时,T5将饱和导通:VF = VOL;此时RI =?求出:RI =1.45K 临界电阻 即 : 1.45K ;1.4=RIRI+3(5-VBE1)1.4V当RI 1.45K时 箝位 VI =1.4V, VF = VOL 。1.45K 饱和VF = VOL +5 VRIFR2R13kT2R3T1T5b1c12.1V1.4V0.7V20RI(K)vI(V)12310.60.51.41.45多余输入端处理:接

15、+5V若悬空:UI=“1”输入端并联使用对应:vOH对应:vOLABCF UIVRI& RI VI 关系 :RI 1.45K时: 输入端(VI)相当于接 “1” (高电平);RI 1.45K时: 输入端(VI)相当于接 “0” (低电平);RI = (输入端悬空)时:相当于接 “1” (高电平) 。 四、输入特性 TTL反相器的输入端等效电路1. 与非门输出为 高电平时:( VIL: T2 、T5 截止,T3、 T4导通。) 拉电流:IOH(几百)RL(等效)拉电流能力:维持VOH时,所允许的最大拉电流值。+5VR4R2R5T3T4VOH五、输出特性iL2. 与非门输出为 低电平时:iORL+

16、5V(等效)灌电流:IOL约十几mA灌电流能力:维持VOL时,所允许的最大灌电流值 。+5VR2R13kT2R3T1T5b1c1VOL扇出系数(fan out)与非门输出驱动同类门的个数:N 8 。与非门的扇出系数一般是10。带负载能力驱动器:扇出系数可以大于20。2.2.4 动态特性tViotVoo50%50%tp1tp2导通传输时间截止传输时间波形边沿变坏延迟变化Vo 平均传输时间(Propagation delay)tpd=tp1 + tp22典型值:3 10 ns对TTL与非门的要求:1)掌握其逻辑关系:任0则1,全1则0;2)掌握其典型参数,会使用;3)了解其基本结构,能定性分析其工

17、作原理。2.3.1其它类型的TTL门电路 TTL或非门电路一、其他逻辑功能的TTL门电路TTL与或非门一、其他逻辑功能的TTL门电路2.3.1 其它类型的TTL门电路TTL异或门2.3.1 其它类型的TTL门电路一、其他逻辑功能的TTL门电路二、集电极开路的与非门(OC门)1 . 问题的提出标准TTL与非门进行与运算:&ABEF&CD&G1A B C D&ABEF&CDG 能否“线与”?(Open Collector)G=EF=A B C D E F E F2.3.1 其它类型的TTL门电路问题:TTL与非门的输出电阻很低。i功耗与非门截止: T4热击穿iVOL与非门导通:不允许&ABEF&C

18、DG与非门 截止与非门 导通+5VR4R2T3T4T51007503KR3VOH+5VR4R2T3T4T51007503KR3VOL2 . OC门结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC去掉T3,T4标准TTL与非门可以断开(Open Collector)F =ABC&符号集电极开路“与”“非”RL(外接)VCCFT5+5VR2R13kT2R3T1b1c1ABC特点:RL 和VCC 可以外接。3 .“线与”电路F=F1 F2 F3RL(外接)任 0 则 0全 1 则 1“线与”使用OC门的关键是选择外接RL:根据带负载情况确定。三 、三态输出与非门(TS门)(Three State)三种状态高电平低电平高阻状态(禁止状态)标准与非门输出状态2.3.1 其它类型的TTL门电路1 .

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论