电子线路课程设计报告之数字频率计设计

1、-. zPPT 1电子线路课程设计一数字频率计设计PPT 2一、课程设计的目的通过数字频率计设计，学习小型电子系统的设计方法。初步掌握整机方案拟定、单元电路设计、整机电路安装、调试、性能指标测试等根本方法。PPT 3二、设计任务设计并实现一个具有四位十进制数字显示功能的频率计。根本要求：1、频率测量围：1Hz99.99kHz2、频率测量准确度：f*/f*10-23、被测信号类型及幅度：正弦波、三角波、方波，Uspp0.5V。4、闸门时间及显示要求： 1闸门时间为10S时，显示001.0999.9Hz 2闸门时间为1S时，显示00019999Hz 3闸门时间为0.1S时，显示10.0099.99

2、KHzPPT 4三、设计原理1、测量频率的根本原理所谓频率就是周期性信号在单位时间1S变化的次数。数字频率计测频原理框图及工作波形图PPT 52、数字频率计的根本组成及工作过程如图是本次所设计数字频率计的根本组成框图，它由时基电路、脉冲形成电路、闸门电路、计数器、锁存器、逻辑控制电路和译码显示器组成。PPT 6工作过程：被测信号f*经脉冲形成电路整形，变成边沿陡峭的脉冲信号，如图中所示，其周期T*与被测信号的周期一样。时基电路产生标准时间信号，设其高电平持续时间T1=1S，在T1时间将闸门电路翻开，使脉冲信号通过，至计数器计数，计数器在T1=1S时间计得的脉冲信号的周期数就是被测信号的频率。逻

3、辑控制电路的作用有两个：一个是在计数完毕时产生锁存信号，将计数值N存入锁存器，使显示器上的数字稳定显示。另一个作用是锁存完成后产生清零脉冲，使计数器每次从零开场计数。这些信号之间的时序关系如下图。这里锁存和清零均在时间T4完成，故测量时间T= T1+T4 。PPT 73、频率测量的主要技术指标1频率准确度 数字频率计测量频率f*时的测量误差称为频率准确度，常用相对误差f*/f*来表示。2频率测量围 数字频率计测量的最高频率称为频率测量围。主要由脉冲形成电路的频率响应所决定。3数字显示位数 频率计的数字显示位数决定了数字频率计的分辨率。一般情况下，位数越多分辨率越高，当然需要计数译码器的位数越多

4、。4测量时间 频率计完成一次测量所需要的总时间称为测量时间。假设用T表示总测量时间。则T= T1+T2+T3 式中，T1：计数时间；T2：锁存时间；T3：复位时间。实现上式时间分配的电路，称为时序控制电路或逻辑控制电路。PPT 8四、设计容1、整机方案设计数字频率计频率测量局部整机原理框图PPT 9设计任务要求频率计的测频围为1Hz99.99kHz。用四位十进制数字显示。故计数器应为四个十进制计数器，锁存器应为16位二进制锁存器，译码器应为四个七段显示译码器和四个相应的LED七段数码管。 任务要求具有三种闸门时间，即三个量程。根本量程分辨率为1Hz，闸门时间为1S；一个扩展量程的分辨率为0.1

5、Hz，相应的闸门时间为10S；另一个扩展量程的分辨率为10Hz，相应的闸门时间为0.1S。闸门时间T与测量频率f*的关系为f=N/T。故时基电路由10Hz振荡器、2、两个10电路构成，产生0.1S、1S、10S的闸门时间脉冲。c、任务要求被测信号幅度Uspp0.5V，故需设置限幅放大电路，当输入信号幅度较小，如0.5V时，将其放大至脉冲形成电路所要求的输入幅度；当信号幅度较大，如大于1V时，先将其衰减限幅，再放大。脉冲形成电路将被测信号波形变换成边沿陡峭的矩形脉冲波，以便通过闸门电路后能使计数器对其计数。d、量程开关等电路是逻辑控制局部。闸门脉冲选择电路受量程开关控制，选择所设量程的闸门脉冲，

6、量程译码电路将量程开关设置的代码变换成相应的状态，去控制四位数码管小数点的位置。单稳态1受闸门脉冲下降沿触发，在一次计数完毕时产生锁存控制脉冲。单稳态2 受锁存脉冲下降沿触发，在锁存器完成计数值锁存后产生计数器的清零脉冲。PPT 102、单元电路设计1限幅放大电路aR1与D1、D2组成二极管限幅电路，将幅值大的输入信号限制在0.7V围 。bA1、A2为两级反相比例放大器。将峰峰值0.5V的输入信号放大至削波状态。 cR3、R4组成分压器，将电源电压+5V进展分压。以A1为例，A1上交流电压的输入输出关系为： Uo=-(R5/R2) Ui。dC1、C2为隔直电容，保证A1、A2的输入、输出端的直

7、流电位不受外电路影响。 PPT 11要求：计算运放A1、A2同相端直流电平UR3、4、UR7、8和总增益A；分析UA2PP=4V时，所需的最小输入信号UINMINPP=？ PPT 122脉冲形成电路限幅放大电路虽然将幅值大于0.5V的正弦波等被测信号转换成脉冲波，但其边沿和幅度还不能满足驱动数字电路的要求，为此需通过脉冲形成电路将经限幅放大的被测信号变换成能直接驱动数字电路的脉冲波。本课题采用用555定时器构成施密特触发器 ，形成脉冲。PPT 13将555定时器电路的阀值输入端和触发输入端连在一起。便构成了施密特触发器。 要求：说明输入信号直流电平Ui确实定方法。 PPT 143时基电路时基电

8、路由10Hz振荡器、2、10、10电路构成。 10Hz振荡器10Hz振荡器采用自激多谐振荡器 。本课题采用555定时器构成10Hz多谐振荡器 。此电路的振荡周期T的表达式为T0.7(2R2+R1)C1。取C1=1F,由于对占空比没有特殊要求，取R1=20K，自行计算R2值。由于电容C1容量的误差较大。R2应由一固定电阻R2和可调电阻RW构成，使R2值有约10%的调节*围，从而使Uo的频率为10Hz。PPT 152、10、10电路2电路时指经过此电路后，信号的频率变为原来的一半，所以信号的周期变为原来的2倍。 10电路以此类推。2电路采用D触发器74LS74，将其接成T触发器 。两个10电路采用

9、两只二-五-十进制异步计数器74LS90 。请大家自己查找资料，写出74LS90的功能表，了解74LS90的工作原理。PPT 164闸门和量程控制电路闸门和量程控制电路包括量程开关K1、闸门信号选择电路和量程译码电路。 闸门信号选择电路采用双四选一数据选择器74LS153。量程译码电路采用3-8线译码器74LS138。 请画出74LS153和74LS138的功能表。PPT 17课题要求设三个频率测量量程：001.0999.9Hz、00019999Hz、00.0199.99KHz，采用的闸门时间分别为10S、1S、0.1S。将这三个闸门信号分别接到74LS153的数据输入端D0、D1、D2，地址

10、输入端A0、A1由量程开关K1控制。数据输出端Y1输出的闸门信号与地址号A1A0的对应关系是：000.1S；011S；1010S。 74LS138对量程号进展译码，当地址为10时， 去控制第二位数码管的小数点DP2亮；当地址为00时， 去控制第三位数码管的小数点DP3亮。PPT 18 5锁存与清零信号产生电路锁存与清零信号产生电路采用一只双单稳态电路74LS123。74LS123是可重触发单稳态触发器，内部有两个完全一样的单稳态触发器。每个触发器的功能如下表 ：每个触发器有两个触发输入端，A为下降沿触发，B为上升沿触发。一个清零输入端。在非重触发方式输出脉宽或延迟时间Tw与外接定时电阻Re*t

11、、定时电容Ce*t的关系为：Tw1=0.45Re*t Ce*t。 PPT 19在参考电路中取Re*t=10K、Ce*t=0.1F1F，Tw1=0.45ms4.5ms。第一个单稳态触发器，用闸门方波负半周的上升沿触发，方波产生宽度为Tw1的锁存脉冲。第二单稳态触发器用锁存脉冲的下降沿触发，产生宽度也为Tw1的清零脉冲。请计算Re*t=10k、Ce*t=0.1uF时，Tw1= 用闸门方波的正半周作为计数时间，负半周的局部时间用于锁存和清零。三种闸门方波中的最小周期为0.2S，用于锁存、清零的最大时间间隔为0.1S。因此锁存脉冲和清零脉冲的宽度都应小于0.05S。PPT 206计数器与锁存器A、计数器课题要求设计的数字频率计具有四位十进制测量与显示频率的功能。因此需四个级联的十进制计数器，这里仍采用二-五-十进制异步计数器74LS90。每个计数器均按8421码连接，级间按异步连接，请自行画出此四位十进制计数器的电路图。B、锁存器锁存器的作用是将计数器在闸门信号完毕时的计数值进展锁存，使显示器上获得稳定的测量值。本课题选用8D锁存器74LS273完成锁存功能。 PPT 21CLRCPDQn+10*011110010*Qn采用2片74LS273构成的16位二进制数的输出锁存器连接电路。锁存器的输出，送到四个七段译码器的输入端。每个锁存器的功能如下表所示 。PPT 22