常用组合逻辑电路及其芯片课件

1、29 七月 2022熟悉常用组合逻辑电路重点掌握常用组合逻辑电路的芯片主要要求：10.2 常用组合逻辑电路及其芯片第1页，共32页。29 七月 202210.1.2 加法器与比较器 (Adder & comparer)1. 加法器FAn An Bn Ci+1 SnFAn-1 An-1 Bn-1 Cn Sn-1FA0 A0 B0 C1 S0. . . C0n+1个全加器串接起来，构成n+1位串行加法器，实现两个n+1位的二进制数AnAn-1A1A0和BnBn-1B1B0的加法运算。第2页，共32页。29 七月 20222. 比较器1）一位比较器设A，B是两个一位二进制数，比较结果为E（A=B），

2、H（AB），L（AB)。输 入 输 出AB00011011E1001H0010L0100E=AB+ABH=ABL=AB真值表表达式电路第3页，共32页。29 七月 202211&=1ABHLE 2）多位比较器若最高位AnBn，则A B，H=1若AnBn，则A B，L=1若An=Bn，则逐位比较下一位，. . . . . .注：多位比较器的比较规则是从高位到低位逐位比较逻辑电路第4页，共32页。29 七月 202210.2.2 编码器 (coder)所谓的编码器，就是在数字系统中，能把具有特定意义的信息（数字和字符）变成若干位代码的电路。1. 二进制编码器定义：将信号变为二进制代码的电路（以3线

3、8线编码器为例） ：分类： 普通编码： 优先编码：集成T341 二进制编码器二十进制编码器任何时刻只能允许一个信号输入。允许多个信号同时输入，但输出信号则按优先等级次序进行编码输出。第5页，共32页。29 七月 2022Y2=A4A5A6A7Y1=A2A3A6A7Y0=A1A3A5A7以8线3线编码器（即8个输入，3个输出）：由电路得：第6页，共32页。29 七月 2022A0 A 1 A2 A3 A4 A5 A6 A7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0

4、0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1根据逻辑关系式列出编码器的真值表，（高电平表示有信号输入）注：8个待编码的输入信号任何时刻只有一个为高电平，输出三位可反映不同输入信号状态。第7页，共32页。29 七月 20222. 二十进制编码器下图为8421BCD码编码器电路：A1A9为输入.Y0Y3位输出第8页，共32页。29 七月 2022电路的逻辑表达式：第9页，共32页。29 七月 2022逻辑表达式列出真值表： 输入信号 对应 输出A9A

5、8A7A6A5A4A3A2A1 十进制数 Y3Y2Y1Y0 000000000 0 0000 000000001 1 0001 000000010 2 0010 000000100 3 0011 000001000 4 0100 000010000 5 0101 000100000 6 0110 001000000 7 0111 010000000 8 1000 100000000 9 1001第10页，共32页。29 七月 20223. 集成编码器（a）内部逻辑图（b）外部引脚图 8线3线编码器第11页，共32页。29 七月 2022 IE I0 I1 I2 I3 I4 I5 I6 I7 Y

6、2 Y1 Y0 YE YEX 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 表10.2.5 T341编码器真值表当IE=0，正常编码；当IE=1，或所有输入无低电平送入时，编码器不工作。输入，低电平有效反码输出端选通输入端选通输出

7、端扩展端第12页，共32页。29 七月 2022电路输出端的逻辑表达式为：集成编码器T341的几点说明：1）实际使用，可把最重要的输入信号接I7，次要的接I6，最不重要的接I0。2）编码时，必保证优先等级比此输入信号高的信号无效。3）T341可以多极连接，以扩展输入端和输出端。第13页，共32页。29 七月 2022IE I7 I6 I5 I4 I3 I2 I1 I0IE I7 I6 I5 I4 I3 I2 I1 I0I15 I14 I13 I12 I11 I10 I9 I8I7 I6 I5 I4 I3 I2 I1 I0允许& YEX Y2 Y1 Y0 YE YEX Y2 Y1 Y0 YEQ0

8、Q1Q2Q3高位T341低位T341优先标志两块T341的串接方式如用两块T341构成的16-4线优先编码器如下图所示：第14页，共32页。29 七月 2022译码器A0 A1An-1Y0Y1Ym-110.2.3 译码器 (decoder)二进制译码器特点：n线-2n线译码器。（注：n个输入，2n个输出）以74LS138（3线-8线）译码器为例：二进制译码器的一般电路输出输入二进制代码第15页，共32页。29 七月 2022允许端 输入端 输出端G1 G2A G2B C B A Y0Y7 1 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0

9、 1 1 1 Y0=0 其余为1 Y1=0 其余为1 Y2=0 其余为1 Y3=0 其余为1 Y4=0 其余为1 Y5=0 其余为1 Y6=0 其余为1 Y7=0 其余为1Y0Y7全174LS138译码器真值表第16页，共32页。29 七月 2022 74LS138译码器原理图允许端输入输出第17页，共32页。29 七月 2022 74LS138译码器引脚图直流电源端接地端允许端输入端输出端第18页，共32页。29 七月 2022译码器的应用（用二进制译码器74138实现逻辑函数）第19页，共32页。29 七月 20222.七段显示译码器LED发光二极管显示器LCD液晶显示器CRT阴极射线显示

10、器共阴型共阳型bafgcdeabcdefg 七段数字显示器（a）七段显示器笔画结构（b）共阴极（c）共阳极第20页，共32页。29 七月 2022显示数字 段码a b c d e f g 0123456789 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 共阴极七段LED显示字型段码表第21页，共32页。29 七月 2022一般数字系统中处理和运算结果都是用二进制

11、编码、BCD码或其他编码表示，将最终结果通过LED显示器用十进制数表示出来。如图所示。 bafgcdeabcdefg七段显示译码驱动器BCD码 七段显示译码器第22页，共32页。29 七月 2022b=c=f=g=0，a=d=e=1c=d=e=f=g=0，a=b=1共阳极第23页，共32页。29 七月 2022常见的译码驱动器，如共阳极74LS47，共阴极74LS48等。74LS47、74LS48输入是BCD码，输出是七段显示器的段码。使用74LS47的译码驱动电路如图所示。 LED七段显示译码器电路逻辑图第24页，共32页。29 七月 202210.2.4 多路开关 (Malti-switc

12、hing )输出输入 多路选择器 多路分配器1. 多路数据开关（1）多路数据选择器功能：从多路输入数字信号中选出一个，并将它传输到输出端。.2n个输入2n个输出一入多出多入一出n个选择控制端第25页，共32页。29 七月 2022多路数据选择器的一般结构如下图所示： 选择控制端数据输入信号输出控制信号4选1选择器第26页，共32页。29 七月 2022 常用的多路数据开关有74LS151（8选1）、74LS153（双4选1）数据选择器等。 数据选择器74LS151原理图当ST=0时，通过CBA的不同组合，选择不同的通道。第27页，共32页。29 七月 2022 数据选择器74LS151引脚图第

13、28页，共32页。29 七月 2022输 入输 出选 择 控 制选通 SYWC B A 1 0 1 0 0 0 0 D0 D0 0 0 1 0 D1 D1 0 1 0 0 D2 D2 0 1 1 0 D3 D3 1 0 0 0 D4 D4 1 0 1 0 D5 D5 1 1 0 0 D6 D6 1 1 1 0 D7 D7 74LS151逻辑功能表第29页，共32页。29 七月 2022（2）多路数据分配器功能：把1个输入信号分配到多路输出的其中之一去，故又称“逆 多路选择器”或“逆多路开关”。74LS138（3线8线译码器）可以作为18数据分配器。当允许输入端GAB输入数据D=1时，所有输出端