《数字电路与逻辑设计》第12章

1、第12章数字系统设计基础112.1 概述传统的真值表、卡诺图、状态转移图等方法设计电路需要凭设计者的经验，而且不适合大规模的数字系统设计。需要一种数字系统的设计方法，突破传统方法的局限性。本章将详细介绍数字系统的描述工具：方框图，算法流程图、处理器明细表、ASM图。2受控器，完成对信息的处理12.1.1 数字系统的基本模型图12.1.1 数字系统的一般模型输出接口数据处理器输入接口输入接口控制器输出接口外部输入控制信号时钟输入信号状态信号控制信号数字逻辑子系统输出信号外部输出控制信号完成A/D，同步化处理。完成D/A转换完成对处理器的控制。3说明控制器根据数据处理器的输出状态来产生控制信号。数

2、据处理器受控制信号产生状态信号。在一个计算步骤，控制器发出控制信号给数据处理器，数据处理器完成控制信号所规定的操作。控制器是区别数字系统和简单的功能部件的标志。41)数据处理器 图11.1.2 数据处理器模型组合逻辑网络QmQ1m1输入信号输出信号S控制网络m1CXZ1)数据处理器 (1)数据处理器的结构 5（2）数据处理器的描述方法明细表：规定数据处理任务的表格明细表两个子表：操作表和状态变量表。操作表：列出在控制信号下，数据处理器应实现的操作。状态变量表：定义数据处理器输出的状态变量和信号。组合逻辑网络QmQ1m1输入信号输出信号S控制网络m1CXZ6设一个简单数据处理器如图 输入信号X，

3、控制信号C1、C2、C3和C4（分别记为NOP、ADDA、ADDB和CLAB），两个寄存器A、B。输出状态信号S1、S2及信号Z。 AB组合电路 S C X Z A0,B0CLAB输出Z=ABB+XADDBX0S1无操作NOP定 义状态变量操 作控制信号状 态 变 量 表操 作 表表12.1.1 数据处理器明细表72）控制器实现一个较复杂的任务，必存在一个算法，控制器就是用来规定算法的步骤。控制器决定算法步骤，必须有记忆能力，所以它是一个时序电路，应包含存储器组合逻辑网络外部输入控制信号外部输出控制信号S(Q)状态寄存器C现态激励信号C=F（S，Q） Qn+1=G（S，Qn） 控制器的描述方法

4、：状态转移图或状态转移表812.1.2 对数字系统的时序的约定 1.同步数字系统 (1)只有一个系统时钟； (2)输入信号都与系统时钟同步； (3)系统时钟同时到达所有存储元件的时钟脉冲 输入端。 CP 现态次态图12.1.4 系统时钟脉冲波形9(3)C=F（S，Q）(1)Qn+1=G（S，Qn）组合逻辑网络QmQ1m1输出信号S控制网络m1C输入信号XZ组合逻辑网络外部输入控制信号外部输出控制信号(Q)状态寄存器现态1）最小时钟周期10CP1CP2C0S0X0Z0(1)Q1=G（S0，Q0）(1) X1(3)C1=F（S1，Q1）C1S1X1Z1组合逻辑网络QmQ1m1S控制网络m1CXZ组

5、合逻辑网络(Q)状态寄存器现态11时钟脉冲有效边沿到达之前：所有与操作有关的信号都应达到稳定值。时钟脉冲有效边沿到达之后：（1）寄存器状态Q更新，同时输入信号X变化，根据S=R（X，Q），形成新的状态变量S。（2）S稳定后，控制器根据C=F（S，Q）（其中Q是已更新的寄存器状态）形成控制信号C。（3）C稳定以后，建立稳定的信号和电路的输出信号Z=G（X,Q,C）。最小周期由以上操作时间决定。 123.异步输入信号转换成同步输入信号 异步输入信号：早于或晚于系统时钟有效沿出现的输入信号。 CP 异步输入a 异步输入b 同步化后的输入A 同步化后的输入B 13同步化处理的思路： (1)将异步输入信

6、号寄存并保留到下一个系统时钟出现为止； (2)让同步化后的输入与当前系统时钟的有效时刻同时出现，并保持一个时钟周期。1DC11QQPBPB1DC12QQCP(a) 电路&图11.1.5转换电路PBCPQ1Q2PB(b) 波形图1412.1.3数字系统的设计步骤 1.系统设计 确定输出和输入之间的关系，找到实现数字系统的设计原理和方法。划分系统的控制单元和受控单元，确定初始结构框图。建立算法流程图，表示解决问题的步骤。明确设计任务确定初始结构算法流程图ASM图根据一定的规则将算法流程图转换成ASM图15当系统中各个子系统（指最低层子系统）或部件的逻辑功能和结构确定后，采用比较规范的形式来描述系统

7、的逻辑功能。 数据处理器设计控制器设计 建立操作明细表 建立状态转移表2、逻辑设计16选择合理的器件和连接关系，以实现系统逻辑要求。电路设计的结果常采用两种方式来表达：电路图方式、硬件描述语言方式 。3、电路设计17确定初始结构框图，建立算法流程图推导ASM图系统设计确定数据处理明细表推导控制器状态转移表选择具体的集成电路实现处理器根据状态转移表实现控制器的电路逻辑设计电路设计图12.1.6 数字系统设计步骤框图 1812.2 寄存器传输语言(RTL) 1.寄存器传输操作 所存信息的处理和存贮 2.寄存器传输语言 既表示了寄存器传输操作，又和硬件间有个简单的对应关系的一种方便的设计工具。3.寄

8、存器具有广义的概念 既包括暂存信息的寄存器，也包括移位寄存器、计数器、存储器等19一、寄存器间的信息传输 1.寄存器的表示方法 大写英文字母 方块图 A(a)寄存器AAnAn-1A2A1(b)寄存器A的各个位表示A(c)寄存器位编号表示1n图11.2.1 寄存器方块图表示201&ABn控制电路T1X实现语句的逻辑图图 11.2.22.传输操作 控制函数结束控制函数21 例：设两个源寄存器A、B,两个目标寄存器C、D。试通过一个如下图所示的二选一数据选择器实现如下寄存器传输语言： T1：CA T5：CB T6：DB：画出逻辑图 BACD 1 0MUX选择S使能ENLDDLDC22T1 T5 T6

9、S EN LDC LDD000001010011100101110111BACD 1 0MUX选择S使能ENLDDLDC列真值表：0000010100111001011101111001001101010110010 T1：CA T5：CB T6：DB：23所以：S=T5+T6；EN=T1T5T6；LDC=T1+T5；LDD=T6 BACD 1 0MUX111选择S使能ENT5T1T624 二、算术操作 T2 : AA+B T5 : AA+1 并行加法器ABB并入T2AA+B图 11.2.5 完成加和增“1”操作的方框图 增1T525三、逻辑操作 与运算符“” ；或运算符“ ”T1+T2：A

10、A+B， C DF 两个操作同时实现（并行关系） 为了与算术运算的符号 “”、“+”区别。26四、移位操作 1.右移操作：XSR（A，X） 2.左移操作：XSL（ X， A ） XSR（X）XSL（X）AX1X2XnX1X2XnA0X1X2XnX1X2Xn027五、条件控制语句 P：IF（条件）Then（微操作1）Else（微操作2） 控制函数 例：T2：IF（C=0） THEN（F1） ELSE（F0）可以写成两个一般语句： CT2：F1 CT2：F0。28小结一条RTL 语句：描述数字系统所处的一个状态。其操作：说明数据处理器要实现的操作。控制函数：说明控制器发出的命令。一个RTL语句可以

11、定义一个数字系统。29第三节 数字系统设计的其它描述工具 一、方框图 1.作用描述数字系统的总体结构。2.构成要素 方框：定义一个子系统，实现某种数据处理或传送等功能。在方框内描述其功能（文字表达式等） ；带箭头的直线：各子系统之间的信息通道。箭头表示信息传输方向。标注：表示主要信息通道的名称、功能或信息类型。系统说明书：给每个子系统尽可能详细的说明。30系统输出输入（a）一般方框图控制器C数据采集输入数据处理C输出数据显示数据打印（b）系统分解图图11.3.1 一个智能仪表的方框图31（C）进一步细化方案控制器C数据采集输入数据处理C输出数据显示数据打印图11.3.1 一个智能仪表的方框图3

12、2（d）数据处理模块的细化输入/输出接口CM寄存器A寄存器ALUCCC图11.3.1 一个智能仪表的方框图33二、算法流程图 1.作用注意：按照事件的先后次序排列的，与电路的时序无对应关系。 2.基本符号 描述算法。 入口点；出口点；传输框；判断框 AA+BPBA（d）判断框 （a）入口点（b）出口点（c）传输框图12.3.2 流程图符号34例12.3.2：函数求值，计算 Z=4X1+2X2+X3的值。任务：输入端X串行输入X1，X2，X3，计算完成后，提供输出Z。系统结构图A组合电路控制器XZA0AA+XASL(A)AA+XASL(A)AA+XA=X1 A=2X1 A=2X1+X2 A=4X

13、1+2X2 Z=4X1+2X2+X3 算法流程图35图 11.3.3 系统结构图例 11.3.2 绝对值计算，计算图12.3.6 算法流程图A0,C 0X0AA-X1X0AA-XAA+XX0AA-XC 1AA+XC 11010AA+X0Z控制器CA组合电路XTSC36三、算法状态机图（ASM图） 严格按系统时序来描述系统工作过程的算法流程图。 1）ASM图符号 寄存器操作或输出符号 二进制代码（a）状态框（b）实例R 0 START011T3图12.3.7 状态框（1）状态框 状态框中的操作通常用RTL语言表示，若用具记符代替，则该助记符是控制器发出的控制命令。37条件分支分支0 1 分支分支

14、0 1 条件（2）判断框 判断框表示判断变量对控制器的影响，因此判断框中的条件通常为处理器的状态信号或外部输入控制信号。 38X1 X20 11 T1T2T3T410（a）真值表图解分支表示0 1T1X1T2T3T4X20 1（b）变量优先级分支表示图12.3.9 判断框3个分支表示39图 12.3.11 条件框举例A0T1T20100 1001ER0图 12.3.10 条件框寄存器操作或输出条件框为ASM图所特有的 ，条件框内的操作和输出是在给定条件下，判断条件被满足时才发生的，所以条件框的输入必定与判断框的分支相连。 （2）条件输出框 403.ASM块 2、一个ASM块由一个状态框和若干与

15、之相连的判断框和条件框组成； 1、一个ASM块表示一个时钟周期内系统的状态；A0T1T20100 1001ER 03、一个ASM块内所有操作在同一有效时钟沿完成。A0和 R0在同一个时钟沿完成。 且在T2状态的有效时钟沿完成。若E=1，则发出CLRA，CLRR的命令。若E=0，只发出CLRA的命令。CP1CP2A0R0A0Z控制器RA组合电路XCLRAECLRR41A0T1T30100 1001AA+1ER0T2CP1CP2CP3发CLRA发CLRA发CLRRA0A0AA+1E=1E=0发INCA发INCAR0Z控制器RA组合电路XCLRAECLRRINCA42(3) ASM图与控制器状态转移

16、图的关系； 状态转移图只能表述控制器状态转移情况，但无法表示处理器完成何种操作以及输出变量为何值。 图 12.3.12 ASM块AA+1T1T20100 1001ER0FT4100T30110 100110001101000/1001/101/11E F/INCA CLR图 12.3.13 等效状态转移图43例：一个数字系统的数据处理器有2个触发器E和F及1个二进制计数器A，计数器的各个位分别用A4、A3、A2、A1标记，A4为最高位，A1为最低位。启动信号S使计数器A和触发器F清“0”，从下一个时钟脉冲开始，计数器增1，一直到系统停止工作为止。 系统的操作序列由A3和A4之值决定，即：A3=

17、0，触发器E清“0”，并继续计数。4.各种逻辑框之间的时间关系 A3=1，触发器E置“1”，并检验A4，若A4=0，继续计数；若A4=1，触发器F置“1”，系统停止计数。44图 12.3.13 例12.3.4 ASM图AA+10T0初态SA31 T1A40A0，F0E1E0E1，F1011A4A3A2A1EF条 件状 态000045表12.3.1 ASM图的操作序列A4A3A2A1EF条 件状 态000010A3 =0A4 =0T1000100001000001100010000A3 =1A4 =0T1010110011010011110100010A3 =0A4 =1T11001001010

18、00101100110000A3 =1T1110111A4 =1T0464.ASM图的建立 从算法流程图 ASM图 原则1：在算法的起始点安排一个状态； S01算法流程图T0S01ASM图 S01A0算法流程图47原则2：必须用状态来分开不能同时实现的寄存器传输操作； AA+1ASR(A)ASM图 算法流程图AA+1ASR(A)48原则3：如果判断框中的转移条件受前一个寄存器操作的影响，应在它们之间安排一个状态。 T0A=n01AA+1T0A=n01AA+1ASM图 算法流程图49图 11.3.13 算法流程图AA+10T0SA31 T1A40011A0，F0T2E1E1，F1E0T0SAA+

19、1T11 A400E1E00A0，F01图 11.3.14 ASM图A3T2 E1，F11505、ASM图推导处理器明细表和控制器状态转移图RESET1WAITRESET0ADATA,BUSY0ASR(A)BUSY1YA,BUSY0BEGINEND0110控制信号：C1控制信号：C2控制信号：C3控制信号：C5控制信号：C4状态信号：S1状态信号：S251T2C1C2C3C5S1S20110C4T0T1T3ASM图操 作 表状态变量表控制信号操 作状态变量定 义C1RESET1 WAITS1S2BEGINENDC2RESET0ADATA,BUSY0 C3ASR(A)C4BUSY1C5YA,BU

20、SY0表12.3.20 处理器明细表 52控制器的状态转移图 T0T11/10000输入/输出：S1S2/C1C2C3C4C50/10000T2/010000/00110T31/00100/00001T2C1C2C3C5S1S20110C4T0T1T353作业题12.212.35412.4 数字系统设计举例 例1 设计一个求两个4位二进制数之积的数字乘法器。乘数存于寄存器Q中，被乘数存于寄存器M中，求两数之积的命令信号为START，Z为8位乘积。一、系统级设计 1）算法设计运算过程算式说明 1 0 1 0被乘数 1 1 0 1乘数 1 0 1 0第一部分积 0 0 0 0第二部分积 1 0 1

21、 0第三部分积 + 1 0 1 0 第四部分积 1 0 0 0 0 0 1 0乘积=部分积之和表 12.4.1 乘法的手算过程55算法规律：两个r位的二进制数相乘，乘积为2r位。乘数的第i位为0时，第i位的部分积为0；乘数的第i位为1时，第i位的部分积是被乘数。第i位的部分积相对于第i-1位的部分积求和时左移一位。数字电路中实现累加比较方便。因此，可以把乘法过程的一次多数相加，改为累加实现。累加的和称为部分和，把它存如累加寄存器A中。 56 运算过程算式说明 1 0 1 0被乘数 1 1 0 1乘数 0 0 0 0 0 0 0 0 累加器初始内容 + 1 0 1 0第一部分积 0 0 0 0

22、1 0 1 0第一部分和 + 0 0 0 0第二部分积 0 0 0 0 1 0 1 0第二部分和 + 1 0 1 0 第三部分积 0 0 1 1 0 0 1 0第三部分和+ 1 0 1 0第四部分积 1 0 0 0 0 0 1 0乘积=第四部分和表 12.4.2 累计部分积的乘法过程1、如果乘数第i位为0，则累加器不进行任何操作。2、如果乘数第i位为1，则将被乘数左移i-1位，再与累加器相加。3、为了使算法简单，对乘数第i位的判断，可以将乘数寄存器每次右移一位，这样只判断最低位即可。57Start=1Q=0Qr=1AA+MQSR(Q) MSL(M)YYY(a)算法流程图NNNA0运算过程算式说

23、明 1 0 1 0被乘数 1 1 0 1乘数 0 0 0 0 0 0 0 0 累加器A初始内容 + 1 0 1 0第一部分积 0 0 0 0 1 0 1 0第一部分和 + 0 0 0 0第二部分积 0 0 0 0 1 0 1 0第二部分和 + 1 0 1 0 第三部分积 0 0 1 1 0 0 1 0第三部分和+ 1 0 1 0第四部分积 1 0 0 0 0 0 1 0乘积=第四部分和58图12.4.1 乘法器的算法与结构(b)结构A1ArAr+1A2r组合逻辑控制器累加寄存器乘数寄存器加法命令被乘数寄存器左移命令右移指令M1MrMr+1M2rQ1Qr数据处理器Start=1Q=0Qr=1AA

24、+MQSR(Q) MSL(M)YYYNNNA0Start59图12.4.1 乘法器的算法与结构(b)结构A1ArAr+1A2r组合逻辑控制器累加寄存器乘数寄存器加法命令被乘数寄存器左移命令右移指令M1MrMr+1M2rQ1Qr数据处理器M1MrCNTStart组 合 电 路控制器SCStartZQ1QrA0ArM1MrCNTA060(b)算法流程图StartCNT0,A0Qr=1AA+MASR(A)，QSR(Ar,Q),CNTCNT+1CNT= rYYYNNNCLRADDSHIFTS1S2S3M组 合 电 路CNT控制器SCStartZQ1QrA0Ar61StartCNT0,A0Qr=1AA+

25、MASR(A),QSR(Ar,Q),CNTCNT+1CNT= rYYYNNNCLRADDSHIFTS1S2S3S1S2SHIFT1000T0T1T211001100CLRADDS3T3CNT= r乘法器的ASM图CNT= r-12.确定系统的初始结构图和ASM图62M并加器AA0QCNT数据处理器 S1S2SHIFT1000T0T1T211001100CLRADDS3图12.4.4 乘法器的ASM图控制器CNT=3（S3） Qr（S2） START（S1） CLR，ADD，SHIFT 确定系统的初始结构图6312.4.2数字系统的实现（逻辑设计与电路设计）1）数据处理器的实现ASM图操作明细表

26、选元器件求表达式逻辑设计电路设计64操 作 表状态变量表控制信号操作状态变量定义CLRA0,CNT0S1STARTADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3表 12.4.3 乘法器明细表S1S2SHIFT1000T0T1T211001100CLRADDS365（1）寄存器A的实现以累加寄存器A为目标的寄存器操作有清“0”，置数，右移，保持。注意清“0”是同步操作选用四位移位寄存器74194实现填写74194功能控制端M1、M0的真值表 操 作 表状态变量表控制信号操作状态变量定义NOP无操作S1STARTCLRA0,CNT0ADDAA+MSH

27、IFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=366表 12.4.4 74194功能表置数11左移01右移10保持00功能M0M1CLR ADD SHIFT M1 M0100110101100101操 作 表状态变量表控制信号操作状态变量定义NOP无操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器处理器明细表M1=ADD+CLRM0=CLR+ADD+SHIFTCLR ADD SHIFT M1 M0100010001Di=CLRSi其中Si为并行加法器输出67累加寄存器A的电路实

28、现M1M0SHIFT11CLRADDDSRA(74194)Q3Q0D3D0QDCPLEDM1=ADD+CLRM0=CLR+ADD+SHIFTS1Di=CLRSi68（2）乘数寄存器Q的实现 操 作 表状态变量表控制信号操作状态变量定义NOP无操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器处理器明细表以乘数寄存器Q为目标的操作有：移位和保持。为减少集成电路的种类，乘数寄存器Q也选用74194实现69000101真值表表 12.4.4 74194功能表置数11左移01右移10保持00功能M0M1CLR AD

29、D SHIFT M1 M0操 作 表状态变量表控制信号操作状态变量定义NOP无操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3M1=0M0=SHIFTM1=C（开关）改为704开关D开关CM1M0DSLDSRQ3Q3Q0Q(74194)LEDS2SHIFTM0=SHIFTM1=C乘数寄存器Q的电路实现71（3）被乘数计数器M 的实现没有任何操作，只是寄存功能，正常工作时，M1M0=00。考虑开始工作时的送数，将M1=0，M0=A，A=1时，将被乘数串行移入M寄存器。DSR接开关B，用来得到相应的被乘数。操 作

30、表状态变量表控制信号操作状态变量定义NOP无操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器处理器明细表72M1M04开关B开关AM(74194)LEDDSRCR5VQ3Q0被乘数寄存器M的电路实现M1=0，M0=A73（4）加法器的实现操 作 表状态变量表控制信号操作状态变量定义NOP无操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器处理器明细表74B3 B0S3 S0A3 A044LEDCICO74283LED4

31、M的输出端A的输出端&4CLRA的数据输入端&ADDDFF的输入端加法器的实现电路75用74283来实现。被加数A4A3A2A1接被乘数寄存器M输出，加数B4B3B2B1接累计器A输出。输出F4F3F2F1送累加器A的数据端。由于A在CLR信号到时，需要置0，所以将F4F3F2F1先与CLR相与，再送至A的数据端。74283的CO输出应送DFF的D端，但送时受ADD信号控制，所以应先与ADD信号相与再送给D。加法器的实现说明76（5）计数器CNT 的实现CNT的操作：增1和同步清零。所以采用四位二进制同步计数器74163来实现 操 作 表状态变量表控制信号操作状态变量定义NOP无操作S1STA

32、RTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器处理器明细表77表 12.4.6 74163功能表CRLDPTCP功能0清010并入110保持110保持1111计数CLR ADD SHIFT PT000111操 作 表状态变量表控制信号操作状态变量定义NOP无操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3P=T=SHIFTCLR ADD SHIFT PT0178PTCRLDQ1Q0SHIFT74163CNT&S35V5V（6）计数器C

33、NT 的实现电路79图 12.4.5 乘法器数据处理器电路M1M0PTCRLDQ1Q0B3 B0S3 S0A3 A04M1M04开关DM1M04SHIFTSHIFT&111&开关CCLRADDDSLDSRDSRQ3Q3Q0Q(74194)A(74194)Q3Q0D3D0开关B开关AM(74194)LEDLEDLEDDSRCR5V5VCICO7428374163CNTS3S2Q3QDQ3Q0CP44802）控制器的实现（1）传统设计方法该控制器有3个状态T0、T1、T2，所以必须选用2个DFF触发器Q2Q1，设编码分别为00，01，10（标注在ASM图上）。另外有3个输入条件S1S2S3。所以可

34、得乘法器控制器状态转移图为： 81S1S2SHIFT1000T0T1T211001100CLRADDS3图12.4.4 乘法器的ASM图现 态输 入次 态输 出Q2Q1S1S2S3Q2Q1T00000000101CLRT10101001110ADDT210001SHIFT10100现 态输 入次 态输 出Q2Q1S1S2S3Q2Q1T0T1T2S1S2S3/CLR ADD SHIFTT0T20 /000T11 /1000 /0001/0100/0011/00182表 12.4.7 乘法器状态转移表现 态输 入次 态输 出Q2Q1S1S2S3Q2Q1T00000000101CLRT1010100

35、1110ADDT210001SHIFT1010083现 态输 入次 态D2D1输 出Q2Q1S1S2S3Q2Q1T000000000010101CLRT101010100111010ADDT21000101SHIFT1010000(a) D2(b) D10110010Q2Q1S210S1010Q2Q11010Q2Q11010Q2Q1列激励表D2=Q1 D1=Q2Q1S1+Q2S3 84同理可得输出函数表达式：CLR=Q2Q1S1，ADD=Q2Q1S2，SHIFT=Q2Q1 现 态输 入次 态D2D1输 出Q2Q1S1S2S3Q2Q1T000000000010101CLRT10101010011

36、1010ADDT21000101SHIFT101000085(2)用数据选择器、寄存器、译码器的方法（用MSI)图 12.4.7 利用数据选择器和译码器的控制逻辑框图数据选择器寄存器译码器1XDQT门电路C86图 12.4.8 用数据选择器和译码器实现的乘法控制器逻辑图S1S2SHIFTT2&11DQ11DQ2A0A1A0A1CPT0T1ADDCLRS20123“0”0123“0”“1”7415374153译码器RRC1C10110010Q2Q1S210S1010Q2Q1CLR=Q2Q1S1，ADD=Q2 Q1S2，SHIFT=Q2Q1 87(3)用每态一个触发器的方法（用SSI)控制器有多少

37、状态就有多少触发器，每一个状态对应一个触发器，某一触发器出1表示进入该状态，相当于3个状态分别编码为100，010，001。 优点：a、无须分配状态。b、控制器的逻辑图易于读懂，调试维护方便，只要根据哪个触发器输出1，就知道进入哪个状态。c、不用列状态转移表，直接根据ASM图求得触发器的激励函数； 88图 12.4.4 乘法器的ASM图S1S2SHIFT1000T0T1T211001100CLRADDS3D0=T0S1+T2S3 D1=T0S1+T2S3； D2=T1S2+T1S2=T1CLR=T0S1ADD=T1S2SHIFT=T289S2START图 12.4.8 用每态一个触发器的乘法控

38、制器逻辑图1&11&1&S1DCPC1F0Q0T0T1T2S2CLRADDSHIFTR1DC1F1Q1R1DC1F2Q2D0=T0S1+T2S3 D1=T0S1+T2S3； D2=T1S2+T1S2=T1CLR=T0S1ADD=T1S2SHIFT=T290(4)用PLA的方法（用LSI)传统方法当状态比较多时，用组合电路和中规模电路实现就不合适了，可以采用PLD器件来实现 图 12.4.10 PLA控制器一般结构框图PLA寄存器输入输出91图 12.4.11 乘法器的PLA控制器PLAQ1S3S2S1D2Q2D1T2(SHIFT)T1T0ADDCLR数据选择器寄存器译码器1XDQT门电路C92

39、现 态输 入次 态输 出Q2Q1S1S2S3Q2Q1T0T1T2(SHIFT)CLRADDT000000100000010110010T101010010000111001001T210001001001010000100表 12.4.8 乘法器状态转移表93表 12.4.9 PLA编码表乘积项输 入输 出Q2Q1S1S2S3D2D1T0T1T2(SHIFT)CLRADDP1000-1-P2001-11-1-P301-0-1-1-P401-1-1-1-1P510-0-1-1-P610-1-1-94 1 1 1 1 1 & & & & & &1111111Q2Q1S1S2S3D2D1T0T1T2

40、CLRADDPLA实现电路95PLD在数字系统设计中的应用96(3)公路上无车，或有车，且公路通车时间超过最长时间，则主干道交通灯由红绿，公路交通灯由绿黄红；例12.5.1：设计一个交通灯管理系统。其功能如下：(1)公路上无车时，主干道绿灯亮,公路红灯亮；(2)公路上有车时，传感器输出C=1，且主干道通车时间超过最短时间，主干道交通灯由绿黄红，公路交通灯由红绿；(4)假设公路绿灯亮的最长时间等于主干道绿灯亮的最短时间，都为16秒，若计时到E=1；黄灯亮的时间设为4秒，若计时到F=1。当启动信号S=1时，定时器开始计时。97图12.5.1 十字路口交通灯和传感器示意图主干道乡间公路98控制器指示

41、灯驱动电路定时器传感器信号CT主绿HG主黄HY主红HR公绿FG公黄FY公红FR图12.5.2 系统初始结构框图 启动信号S16s计时到信号E4s计时到信号F99图12.5.3 交通灯管理系统ASM图HG FRCESHY FRFSHR FGECSSHR FYFST0T2T1T300100111010101010101100处理器设计 根据ASM图列出处理器明细表，如表12.5.1。 操作表状态变量表控制信号操作状态变量定义T0HG=1,FR=1EFE=1F=1T1HY=1,FR=1T2HR=1,FG=1T3HR=1,FY=1S启动定时器101根据处理器明细表可知指示灯驱动电路为一组合电路，可根据

42、明细表列出其真值表:输入输出HGHYHRFGFYFRT0100001T1010001T2001100T3001010102图12.5.4 指示灯电路图11T0T2T1T3HGHYFGFYHRFR103定时电路设计5VCLR74161ABCDCRTPLDQ2SQ3Q1Q0CK(秒脉冲）QCC&EF图2 定时电路图S是启动定时器的信号，E、F为定时器的输出信号，标志16S和4S的计时到 104图12.5.5 定时器电路逻辑图 105控制器的设计根据每态一个触发器的方法实现控制器。由4个DFF对4个状态T0、T1、T2、T3进行编码。根据ASM图直接推导激励函数为：D0=T0(C+E)+T3FD1=

43、T0CE+T1FD2=T1F+T2ECD3=T2(E+C)+T3F106根据ASM图，产生S信号的条件为：&111T0T1T2T3ECFECSS图5 S信号产生电路107图12.5.3 交通灯管理系统ASM图HG FRCESHY FRFSHR FGECSSHR FYFST0T2T1T300100111010101010101108F0011F1111T3E+CECFFCECE转 换 条 件11010101T201101010T110000000T0Q1Q2Q1Q2次 态现 态控制器状态转移表图3 次态图1F01010Q2Q1(b) Q1次态图1010Q2Q1(a) Q2次态图FCEE+CFF用

44、数据选择器、时序寄存器、译码器的方法实现109图4 控制器逻辑图&11ECD0D1D2D3A1A0Y741531DC1R1A0A1Y0T01Y1T11Y2T21Y3T3Y1DC1R101FD0D1D2D3A1A0Y7415374139CLKCLRQ1Q2110(1)减小系统的硬件规模；(2)提高系统的可靠性；(3)提高系统的工作速度；使用PLD器件的优点 用PLD器件实现系统(6)降低设计成本；(7)增加系统的保密性能。(4)提高系统的灵活性；(5)缩短设计周期；111一、系统级设计1.系统初始结构图2.导出系统ASM图二、子系统级、部件级、元件级设计 根据ASM图，列出状态转移表，书写源程序

45、；用71163实现定时器。112GAL16V8CLKCLRQCCQ1Q0C19 Q018 Q112934517 Q216 Q315 E14 F13 S11HGHYFGFYFRHR74161QCCQ1Q0图12.5.8 初始结构框图 113NAME TRAFFICLIGHT;PARTNO;REV V1.0;DATE X/X/X;DESIGNER XXX;COMPANY NUPT;ASSEMBLY;LOCATION;/* INPUT PIN*/PIN1,2,3,4,5,9=CLK,C,QA,QB,QCC,CLR;/* OUTPUT PIN*/PIN19,18,17,16,15,14,13,11=Q

46、0,Q1, Q2, Q3, E, F,S,OE;编写的CUPL程序 114/*REGISTER INPUT SIGNAL*/Q0.D=!CLR#(CLR&(Q0&!C#Q0&!E#Q3&F);Q1.D=CLR&(Q0&C&E#Q1&F);Q2.D=CLR&(Q1&F#Q2&C&!E);Q3.D=CLR&(Q2&E#Q2&!C#Q3&!F);/*START SIGNAL*/S=Q0&C&E#Q1&F#Q2&E#Q2&!C#Q3&F;/*TIMING*/F=Q1&QA&QB&!E#Q3&QA&QB&!E#!S&E;E=Q0&QCC&!F#Q2&QCC&!QF#!S&F;/*END*/115例3 设

47、电路的输入为X，输出为Z，当X在连续的四个时钟周期内输入全“0”或全“1”时，输出为“1”，否则输出为“0”，试画出该电路的ASM图。116Z 0XT1T001T4XT201XT301X01Z1XT510XT610X10Z1117例4 在T1状态下，如果控制输入Y和Z分别等于1和0，系统实现条件操作寄存器增1，并切换到状况T2。试按上述条件画出一个部分ASM图。YZREGREG+1T1T2011110010118例5 控制器的状态图示于下图，它有四个状态和两个输入端。请完成下列问题：（1）试画出等效的ASM图（状态框是空的）；（2）用数据选择器实现控制器。11000110X=0X=1X=0X=0X=1Y=0X=1,Y=0X=1,Y=1X=1,Y=0X=1,Y=1119（1）试画出等效的ASM图（状态框是空的）；XXYT0T2T1T30010011010011111010XYXY111100011000110X=0X=1X=0X=0X=1Y=0X=1,Y=0X=1,Y=1X=1,Y=0