数字电子技术基础：第三章 门电路

1、第三章 门电路内容提要： 本章主要讲述数字电路的基本逻辑单元门电路，有TTL逻辑门、MOS逻辑门。在讨论半导体二极管和三极管及场效应管的开关特性基础上，讲解它们的电路结构、工作原理、逻辑功能、电器特性等等，为以后的学习及实际使用打下必要的基础。本章重点讨论TTL门电路和CMOS门电路。本章主要内容3.1 概述3.2 半导体二极管门电路3.3 CMOS门电路3.4* 其他类型的MOS集成门电路3.5 TTL门电路3.6* 其他类型的双极型集成门电路3.7* BiCMOS电路3.8* TTL门电路与CMOS门电路的接口3.1 概述1. 门电路： 实现基本逻辑运算和复合运算的单元电路称为门电路，常用

2、的门电路有非门、与非门、或非门、异或门、与或非门等(1) 正逻辑： 在二值逻辑中，如果用高电平表示逻辑“1” ，低电平表示逻辑“0” ，在这种规定下的逻辑关系称为正逻辑，如图3.1.1所示2. 正负逻辑系统图3.1.1 正负逻辑示意图(2) 负逻辑： 在二值逻辑中，如果用高电平表示逻辑“0” ，低电平表示逻辑“1” ，在这种规定下的逻辑关系称为负逻辑，如图3.1.1所示。3.1 概述图3.1.1 正负逻辑示意图 同一逻辑电路采用不同的逻辑关系，其逻辑功能是完全不同的，如表3.1.1正负逻辑对应的逻辑电路由表中可以看出 正负逻辑式互为对偶式，即若给出一个正逻辑的逻辑式，则对偶式即为负逻辑的逻辑式

3、，如正逻辑为或门，即Y=A+B，对偶式为YDAB。正负逻辑的使用依个人的习惯，但同一系统中采用一种逻辑关系，本书采用正逻辑3.1 概述3. 高低电平的实现 在数字电路中，输入输出都是二值逻辑，其高低电平用“0”和“1”表示。其高低电平的获得是通过开关电路来实现，如二极管或三极管电路组成。如图3.1.2所示。图3.1.2 高低电平实现原理电路3.1 概述其原理为： 当开关S断开时，输出电压voVcc，为高电平“1”；当开关闭合时，输出电压vo0，为低电平“0”；若开关由三极管构成，则控制三级管工作在截止和饱和状态，就相当开关S的断开和闭合。图3.1.2高低电平实现原理电路3.1 概述 单开关电路

4、功耗较大，目前出现互补开关电路（如CMOS门电路），即用一个管子代替图3.1.2中的电阻，如图3.1.3所示互补开关电路的原理为3.1 概述 开关S1和S2受同一输入信号vI的控制，而且导通和断开的状态相反。当S1闭合时，S2断开，输出为高电平“1”；相反当S1断开时，S2闭合，输出为高电平“0”。 互补开关电路由于两个开关总有一个是断开的，流过的电流为零，故电路的功耗非常低，因此在数字电路中得到广泛的应用4. 数字电路的概述3.1 概述（1）优点：图3.1.1 正负逻辑示意图 在数字电路中由于采用高低电平，并且高低电平都有一个允许的范围，如图3.1.1所示，故对元器件的精度和电源的稳定性的要

5、求都比模拟电路要低，抗干扰能力也强。(2) 分类：3.1 概述 可分为分立元件逻辑门电路和集成逻辑门电路：分立元件逻辑门电路是由半导体器件、电阻和电容连接而成。集成逻辑门电路是将大量的分立元件通过特殊工艺集成在很小的半导体芯片上。数字集成电路根据规模可分为100/片（1001000）/片103 105 /片105 以上/片按导电类型可分为3.1 概述 数字集成电路的基本逻辑单元是集成逻辑门，因此本章先介绍CMOS和TTL数字集成逻辑门的结构、工作原理3.2 半导体二极管门电路3.2.1半导体二极管的开关特性1. 稳态开关特性图3.2.1 二极管的开关电路图3.1.2高低电平实现原理电路 将图3

6、.1.2中的开关用二极管代替，则可得到图3.2.1所示的半导体二极管开关电路 对于图3.2.1所示二极管开关电路，由于二极管具有单向导电性，故它可相当受外加电压控制的开关。设vi的高电平为VIHVCC， vi的低电平为VIL0，且D为理想元件，即正向导通电阻为0，反向电阻无穷大，则稳态时当vIVIHVCC时，D截止，输出电压vDVOH VCC 将电路处于相对稳定状态下，晶体二极管所呈现的开关特性称为稳态开关特性图3.2.1 二极管的开关电路3.2.1半导体二极管的开关特性 当vIVIL0时，D导通，输出电压vo VOL 0图3.2.1 二极管的开关电路 即可以用输入电压vi的高低电平控制二极管

7、的开关状态，并在输出端得到相应的高低电平3.2.1半导体二极管的开关特性2.二极管动态特性： 当电路处于动态状态，即二极管两端电压突然反向时，半导体二极管所呈现的开关特性称为动态开关特性（简称动态特性）二极管的动态电流波形如图3.2.3所示3.2.1半导体二极管的开关特性图3.2.3 二极管动态电流波形 这是由于在输入电压转换状态的瞬间，二极管由反向截止到正向导通时，内电场的建立需要一定的时间，所以二极管电流的上升是缓慢的；当二极管由正向导通到反向截止时，二极管的电流迅速衰减并趋向饱和电流也需要一定的时间。由于时间很短，在示波器是无法看到的 在输入信号频率较低时，二极管的导通和截止的转换时间可

8、以认为是瞬间完成的。但在输入信号频率较高时，此时间就不能忽略了。3.2.1半导体二极管的开关特性 将二极管由截止转向导通所需的时间称为正向恢复时间（开通时间）ton；二极管由导通转向截止所需的时间称为反向恢复时间（关断时间）tre，两者统称为二极管的开关时间，一般ton tre图3.2.3 二极管动态电流波形treton3.2.2 二极管与门 简单的二极管与门电路如图3.2.4所示图3.2.4 二极管与门电路 设VCC5V，输入端A、B的高低电平为VIH3V， VIL0V，二极管的正向导通压降为 VDF0.7V，则：当A、B中有一个是低电平0V时，至少有一个二极管导通，使得输出Y的电压为0.7

9、V，为低电平；只有A、B中都加高电平3V时，两个二极管同时导通，使得输出Y为3.7V，为高电平。 其输入输出及真值表如表3.2.1和3.2.2所示3.2.2 二极管与门规定3V以上为“1”0.7V以下为“0”3.7V3V3V0.7V0V3V0.7V3V0V0.7V0V0VYBA表3.2.1111001010000YBA表3.2.2其输出Y和输入A、B是与的关系，即3.2.3 二极管或门二极管或门电路如图3.2.5所示图3.2.5 二极管或门电路 设输入端A、B的高低电平为VIH3V， VIL0V，二极管的正向导通压降为VDF0.7V，则：当A、B中有一个是低电平0V时，至少有一个二极管导通，使

10、得输出Y的电压为0.7V，为低电平；只有A、B中都加高电平3V时，两个二极管同时导通，使得输出Y为3.7V，为高电平。3.2.2 二极管或门 其输入输出及真值表如表3.2.3和3.2.4所示其输出Y和输入A、B是与的关系，即图3.2.5 二极管或门电路规定2.3V以上为10V以下为02.3V3V3V2.3V0V3V2.3V3V0V0V0V0VYBA表3.2.3111101110000YBA表3.2.4二极管构成的门电路的缺点:3.2.2 二极管或门1.电平有偏移:输出的高低电平数值与输入的高低电平数值相差一个二极管的压降，后级的二极管门电路电平偏移，甚至使得高电平下降到门限值以下2.带负载能力

11、差：由于这种二极管门电路的输出电阻比较低，故带负载能力差，输出电平会随负载的变化而变化。只用于IC内部电路3.3 CMOS门电路 CMOS逻辑门电路是在TTL器件之后，出现的应用比较广泛的数字逻辑器件，在功耗、抗干扰、带负载能力上优于TTl逻辑门，所以超大规模器件几乎都采用CMOS门电路，如存储器ROM、可编程逻辑器件PLD等 国产的CMOS器件有CC4000(国际CD4000/MC4000)、高速54HC/74HC系列（国际MC54HC/74HC),此外还有兼容型的74HCT和74BCT系列（BiCMOS） 先介绍74系列的反相器和逻辑门，再简单介绍其它系列的逻辑门一、MOS管的类型和符号a

12、. 增强型NMOS符号如图3.3.1所示3.3.1 MOS管(绝缘栅）的开关特性NMOS共源极接法电路如图3.3.2（a）所示，输出特性如(b)所示3.3.1 MOS管(绝缘栅）的开关特性图3.3.2 NMOS管共源极接法电路及其输出特性增强型NMOS共源极接法电路如图3.3.3（a）所示，转移特性如(b)所示(a)(b)图3.3.3 NMOS管共源极接法电路3.3.1 MOS管(绝缘栅）的开关特性开启电压当vGS 109VGS VGS (th) 时,管子导通，iD V 2GS，RONVGS(th)，管子截止， iD = 0vGS VGS (th) 时,管子导通，iD V 2GS3.3.1 M

13、OS管(绝缘栅）的开关特性c. 耗尽型NMOS3.3.1 MOS管(绝缘栅）的开关特性符号如图3.3.6所示耗尽型NMOS共源极接法电路如图3.3.7（a）所示，转移特性如(b)所示3.3.1 MOS管(绝缘栅）的开关特性当vGS VGS(off)(负值），截止， iD = 0;vGS VGS(off)(正值）,截止; iD = 0；vGS |VGS（th)P|+VGS(th)N，2.工作原理 当vIVIL0为低电平时，T2截止， T1管导通，输出电压为高电平，即3.3.2 CMOS反相器的电路结构和工作原理当vIVIHVDD为高电平时，T2导通， T1管截止，输出电压为低电平，即图3.3.1

14、0 CMOS反相器电路特点 1. 无论 vI 是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补，这种电路结构CMOS电路；2. 由于无论输入为低电平还是高电平， T1和T2总是有一个截止的，其截止电阻很高，故流过T1和T2的静态电流很小，故其静态功耗很小。3.3.2 CMOS反相器的电路结构和工作原理二、电压传输特性和电流传输特性 反相器电压传输特性是输出电压vo和输入vI之间的关系曲线，如图3.3.11所示。并设3.3.2 CMOS反相器的电路结构和工作原理图3.3.11 CMOS反相器的电压传输特性1. 电压传输特性AB段：输入低电平3.3.2 CMOS反相器的电路

15、结构和工作原理T1管导通，T2截止，输出电压为高电平，即CD段：输入高电平图3.3.11 CMOS反相器的电压传输特性T1管截止，T2导通，输出电压为低电平，即BC段：3.3.2 CMOS反相器的电路结构和工作原理图3.3.11 CMOS反相器的电压传输特性T1、T2同时导通，若T1、T2参数完全相同，则2.电流传输特性3.3.2 CMOS反相器的电路结构和工作原理图3.3.12 CMOS反相器的电流传输特性AB段：输入低电平T1管导通，T2截止，输出漏极电流近似为零 电流传输特性是反相器的漏极电流随输入电压变化曲线，如图3.3.12所示。也分成三段：3.3.2 CMOS反相器的电路结构和工作

16、原理CD段：输入高电平T1管截止，T2导通，输出漏极电流近似为零图3.3.12 CMOS反相器的电流传输特性BC段：3.3.2 CMOS反相器的电路结构和工作原理图3.3.12 CMOS反相器的电流传输特性T1、T2同时导通，有电流iD同时通过，且在 vIVDD / 2附近处，漏极电流最大，故在使用输入电压不应长时间工作在这段，以防由于功耗过大而损坏。三、输入端噪声容限3.3.2 CMOS反相器的电路结构和工作原理图3.3.11 CMOS反相器的电压传输特性 由图3.3.11 CMOS反相器的电压传输特性可知，在输入电压vI偏离正常低电平或高电平时，输出电压vo并不随之马上改变，允许输入电压有

17、一定的变化范围。输入端噪声容限：是指在保证输出高、低电平基本不变（不超过规定范围）时，允许输入信号高、低电平的波动范围1.定义：2.计算方法3.3.2 CMOS反相器的电路结构和工作原理 输入噪声容限分为输入高电平噪声容限VNH和输入低电平噪声容限VNL。图3.3.13给出计算输入噪声容限的方法。图3.3.13 CMOS反相器输入噪声容限示意图 由图中可知，如果是多个门电路相连时，前一级门电路的输出即为后一级门电路的输入其中：图3.3.13 CMOS反相器输入噪声容限示意图3.3.2 CMOS反相器的电路结构和工作原理VOH（min）输出高电平最小值VOL（max）输出低电平最大值VIH（mi

18、n）输入高电平最小值VIL（max）输入低电平最大值则输入噪声容限为图3.3.13 CMOS反相器输入噪声容限示意图3.3.2 CMOS反相器的电路结构和工作原理输入噪声容限和电源电压VDD有关，当VDD增加时，电压传输特性右移，如图3.3.14所示3.3.2 CMOS反相器的电路结构和工作原理图3.3.14 VDD对电压传输特性的影响结论：可以通过提高VDD来提高噪声容限3.3.3 CMOS 反相器的静态输入和输出特性 CMOS 反相器的静态（不考虑输入输出延迟）输入和输出特性为输入端和输出端的伏安特性一、输入特性 输入特性是从CMOS反相器输入端看其输入电压与电流的关系。 由于MOS管的栅

19、极和衬底之间存在SiO2为介质的输入电容，而绝缘介质又很薄，非常容易被击穿，所以对由MOS管所组成的CMOS电路，必须采取保护措施。图3.3.15为CMOS反相器的两种常用保护电路3.3.3 CMOS 反相器的静态输入和输出特性图3.3.15 CMOS反相器的两种常用保护电路其中D1和D2，正向导通压降为VDF0.5V0.7V，反向击穿电压约为30V， D2为分布式二极管，可以通过较大的电流，RS的值一般在1.52.5K之间。 C1和C2为T1和T2的栅极等效电容在输入信号正常工作范围内，即0vI VDD，输入端保护电路不起作用。当vI VDD+VF时，D1导通，将栅极电位vG钳位在VDD+V

20、F，而当vI RON， VIH VDD， VIL0。C的高低电平为VDD和0，则（1）C0， C1 只要vI在0 VDD之间变化， T1和T2同时截止，输入和输出为高阻态，传输门截止，输出vo03.3.5 其他类型的CMOS逻辑门（2）C1， C0 在vI 在0 VDD时，若 0 vI VDD-VGS(th)N，T1管导通，T2管截止，如图3.3.35所示，输出为vovI；若 |VGS(th)P| vI VDD，T1管截止，T2管导通，输出为vovI图3.3.35 CMOS的工作状态0 vI VDD-VGS(th)N|VGS(th)P| vI RTG.b. 由于MOS管的导通内阻是栅源电压vG

21、S的函数，而vGS 又和输入电压有关，故RTG和输入电压有关。为了减小RTG的变化，通常在电路上做了改进，尽量降低RTG。四、三态输出的CMOS门电路3.3.5 其他类型的CMOS逻辑门 其电路如图3.3.38所示，这是三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态高阻态图3.3.38 CMOS三态门的电路及符号其工作原理为3.3.5 其他类型的CMOS逻辑门其中EN 为使能端，且低电平有效，即EN 0，YA 低电平有效CMOS三态门形式有多种，它也可以在CMOS反相器基础上加控制电路构成，当EN0时，T1、T4导通，输出为Y A图3.3.39为另一种CMOS三态非门

22、，使能端（控制端）也是低电平有效3.3.5 其他类型的CMOS逻辑门当EN1时，T1、T4截止，输出为Y Z（高阻态）图3.3.40所示电路也是一种CMOS三态非门3.3.5 其他类型的CMOS逻辑门当EN1时，T2导通，Y A；当EN0时， T2、T1截止，输出为Y Z（高阻态）。这种三态门使能端是高电平有效。例3.3.2 CMOS门电路如图3.3.41所示，试分析电路的逻辑功能解：当C0时， C 1，传输门为高阻态，故输出YZ故这是由CMOS或非门和CMOS传输门构成的三态或非门传输门3.3.5 其他类型的CMOS逻辑门当C1时，C 0，传输门为开启，输出Y（AB）解：（a） YA例3.3

23、.3 由CMOS传输门构成的电路如图3.3.42（a）、（b）、（c）所示，试写出各电路的输出函数的表达式。3.3.5 其他类型的CMOS逻辑门(b)输出、输入真值表为输出逻辑式为3.3.5 其他类型的CMOS逻辑门其输出逻辑式为注：为了避免传输门关闭时出现高阻态，可以在输出端通过大电阻接地；也可以输出端通过电阻接电源。这样输出端均会有确定的值。(C)其输出输入真值表为3.3.5 其他类型的CMOS逻辑门例3.3.4 电路如图3.3.43所示。试分析其逻辑功能解：当EN1时，传输门截止，输出为YZ（高阻态）当EN0时，传输门开启，CMOS反相器的输出通过传输门到达输出，使得YA，故为三态输出的

24、反相器。3.3.5 其他类型的CMOS逻辑门a. 总线结构这样只要分时控制各三态门的E（E）端，就能把各个门的数据输入信号按要求依次送到总线，进行数据传输。但注意使能端不能同时为“1”三态门的应用它可以实现线与的功能，即输出端可以并联。如图3.3.44所示3.3.5 其他类型的CMOS逻辑门电路如图2.3.45所示，则b. 数据的双向传输3.3.5 其他类型的CMOS逻辑门当EN1时，三态门G1输出为Do， G2输出为高阻态；当EN0时，三态门G1输出为高阻态， G2输出为D1 Do3.3.6 CMOS电路的正确使用（自学） 3.4 *其他类型的MOS集成电路（自学）一、 双极型三极管的结构（

25、自学）三极管开关电路如图3.5.1所示3.5.1 双极型三极管的开关特性3.5 TTL门电路二、 双极型三极管的输入特性和输出特性（自学）三、 双极型三极管的基本开关电路图3.5.1 晶体三极管开关电路三极管替代开关稳态时若合理选择电路的参数，即当vI=VIH，为高电平时，使得iBIBS=VCC /RC，三极管处于饱和导通状态，输出vo VOL Vces0,为低电平；3.5.1 双极型三极管的开关特性图3.5.1 晶体三极管开关电路T当vI=VILVON(死区电压），为低电平时，使得三极管处于截止状态，输出vo VOHVCC,为高电平其中：硅管为0.3V,锗管为0.1V很小，为几十欧姆例3.5

26、.1 电路如图3.5.2所示，已知 VIH=5V，VIL=0V，=20，VCE(sat) = 0.1V，试计算参数设计是否合理3.5.1 双极型三极管的开关特性5V-8V3.3K10K1K图3.5.2 例3.5.1的电路解：基极对地电路如图3.5.3所示图3.5.3利用戴维南定理等效成电压源的形式如图3.5.4所示图3.5.33.5.1 双极型三极管的开关特性图3.5.4其中：等效电路如图3.5.5所示，则当VIH=5V时：3.5.1 双极型三极管的开关特性故三极管T导通，其基极电流为管子的临界饱和时的基极电流为由于3.5.1 双极型三极管的开关特性故管子处于饱和状态，其输出为当VIH=0V时

27、，其三极管T处于截止状态，则因此参数设计合理三极管开关状态下的等效电路如图3.5.6所示3.5.1 双极型三极管的开关特性四、双极型三极管的开关等效电路当三极管截止时，发射结反偏，iC0 ，相当开关断开；当三极管饱和时，发射结正偏，vCEVCE（sat）0 ，相当开关闭合。截止饱和(c)饱和时的等效电路图3.5.6阻值很小，忽略五、双极型三极管的动态开关特性 在动态情况下，三极管在截止和饱和导通两种状态迅速转换时，三极管内部电荷的建立与消失都需要一定的时间，故集电极电流的变化要滞后于输入电压的变化。3.5.1 双极型三极管的开关特性即在开关电路中，输出电压的变化滞后于输入电压的变化，如图3.5

28、.7所示。图3.5.7六 、三极管反相器3.5.1 双极型三极管的开关特性三极管反相器就是三极管的开关电路，如图3.5.8所示图3.5.8 三极管反相器只要参数选择合理，即当vI=VIL时，T截止，输出vO=VOH为高电平；当vI=VIH时，T饱和导通，输出vO=VOL为低电平，则YA3.5.2 TTL反相器的电路结构和工作原理 TTLTransistor-Transistor Logic(三极管三极管逻辑），TTL逻辑门就是由双极型晶体三极管构成的逻辑门电路。 TTL逻辑器件分成54系列和74系列两大类，其电路结构、逻辑功能和电气参数完全相同。不同的是54系列工作环境温度、电源工作范围比74

29、系列的宽。74系列工作环境温度为00C 700C,电源电压工作范围为5V5%；而54系列工作环境温度为550C +1250C,电源电压工作范围为5V10%.54系列和74系列按工作速度和功耗可分成下面4个系列：(a)标准通用系列： 国产型号为CT54/74系列，与国际上SN54/74系列相当，部标型号为T1000系列 国产型号为CT54H/74H系列，与国际上SN54H/74H系列相当，部标型号为T2000系列(c)肖特基系列： 国产型号为CT54S/74S系列，与国际上SN54S/74S系列相当，部标型号为T3000系列(d) 低功耗肖特基系列： 国产型号为CT54LS/74LS系列，与国际

30、上SN54LS/74LS系列相当，部标型号为T4000系列(b)高速系列：3.5.2 TTL反相器的电路结构和工作原理 不同系列的同一种逻辑门，结构上略有差异，目的是为了提高逻辑门的工作速度，降低功耗，如为了改进74系列的工作速度，则采用达林顿管（74H系列）、肖特基管（74S系列）；为了降低功耗，采用小电阻。但这些差异不影响电路功能的分析。一、电路结构3.5.2 TTL反相器的电路结构和工作原理 其电路如图3.5.9所示，它是由T1、 R1和D1组成输入级、由 T2、R2和R3组成倒相级、由T4、T5、R4、D2组成推拉式输出级构成的。图3.5.9 TTL反相器的电路设：VCC5V， VIH

31、3.4V VIL0.2V，PN结的导通压降为 VON0.7V当vIVIL0.2V时3.5.2 TTL反相器的电路结构和工作原理T1导通T2截止T4导通T5截止D2导通voVOHVCC IC2R22VON 3.4V输出为高电平图3.5.9 TTL反相器的电路0.9V3.4V0.2V当vIVIH3.4V时3.5.2 TTL反相器的电路结构和工作原理T1截止T2导通T4截止T5导通D2截止voVOLVCE（sat）0.2V输出为低电平图3.5.9 TTL反相器的电路2.1V0.2V3.4V则输出和输入的逻辑关系为特点：3.5.2 TTL反相器的电路结构和工作原理T1处于“倒置”状态，其电流放大系数远

32、远小于1.推拉式输出结构由T4和T5构成TTL反相器推拉式输出，在输出为高电平时， T4导通，T5截止；在输出为低电平时， T4截止，T5导通。由于T4和T5总有一个导通，一个截止，这样就降低输出级的功耗，提高带负载能力。 当输出为高电平时，其输出阻抗低，具有很强的带负载能力，可提供5mA的输出电流3.5.2 TTL反相器的电路结构和工作原理 当输出为低电平时。其输出阻抗小于100,可灌入电流14mA，也有较强的驱动能力。二极管D1是输入级的钳位二极管，作用：a.抑制负脉冲干扰；b.保护T1发射结，防止输入为负电压时，电流过大，它可允许最大电流为20mA。二、电压传输特性3.5.2 TTL反相

33、器的电路结构和工作原理TTL反相器输出电压随输入电压变化的曲线，称为电压传输特性，如图3.5.10所示图3.5.10 TTL反相器的电 压传输特性a. AB段： 图3.5.10 TTL反相器的电 压传输特性3.5.2 TTL反相器的电路结构和工作原理b. BC段： 图3.5.10 TTL反相器的电 压传输特性3.5.2 TTL反相器的电路结构和工作原理c. CD段： 图3.5.10 TTL反相器的电 压传输特性3.5.2 TTL反相器的电路结构和工作原理d. DE段： 图3.5.10 TTL反相器的电 压传输特性3.5.2 TTL反相器的电路结构和工作原理三、输入噪声容限3.5.2 TTL反相

34、器的电路结构和工作原理 从电压传输特性看，当输入电压vI偏离正常低电平（0.2V）升高，在一定范围内，输出高电平并不立刻改变。同样当输入电压偏离正常高电平（3.4V）降低，在一定范围内，输出低电平并不立刻改变 图3.5.10 TTL反相器的电 压传输特性在保证输出高、低电平基本不变（或者说变化大小不超出允许范围）的条件下，输入电平的允许波动的范围称为输入端抗干扰容限（噪声容限）。分为输入为高电平噪声容限VNH和输入为低电平噪声容限VNL。 计算方法与CMOS电路一样，如图3.5.11所示，其输入高电平噪声容限VNH和输入低电平噪声容限VNL的计算方法为3.5.2 TTL反相器的电路结构和工作原

35、理图3.5.11 TTL反相器噪声容限的计算74系列典型值为： VOH（min)=2.4V, VOL（max)=0.4V,VIH（min)=2.0V, VIL（max)=0.8V, VNH=0.4V, VNL=0.4V,3.5.3 TTL反相器的静态输入特性和输出特性 对于TTL反相器，输入电流随输入电压的变化关系，称为输入特性，其输入端的等效电路如图3.5.12所示。一、输入特性a.当输入为低电平时，即vI0.2V，若VCC5V，则TTL反相器的输入电流为3.5.3 TTL反相器的静态输入特性和输出特性当vI0时此电流IIS称为输入短路电流，在TTL门电路手册中给出，由于和输入电流值相近，故

36、分析和计算时代替IIL。b.当输入为高电平时，即vI3.4V，T1发射结截止，处于倒置状态，只有很小的反向饱和电流IIH，对于74系列的TTL门电路， IIH在40A以下TTL反相器的静态输入特性如图3.5.13所示3.5.3 TTL反相器的静态输入特性和输出特性图3.5.13 TTL反相器的静态输入特性IISD1导通输入低电平输入高电平二、输出特性3.5.3 TTL反相器的静态输入特性和输出特性 对于TTL反相器，输出电压与输出电流的关系，称为输入特性，其输入端的等效电路如图3.5.12所示。分为高电平输出特性和低电平输出特性。1.高电平输出特性 当输出为vOVOH时，T4、D2导通， T5

37、截止，等效电路如图3.5.14所示图3.5.14 输出高电平等效电路其高电平输出特性曲线如图3.5.15所示3.5.3 TTL反相器的静态输入特性和输出特性图3.5.15输出高电平特性曲线图3.5.14 输出高电平等效电路实际方向 在 iL 5mA时，T4进入饱和状态，输出电压vo随负载电流变化几乎线性下降。由于功耗限制，手册上的高电平输出电流要远小于5mA，74系列最大为 IOH（max）0.4mA2.低电平输出特性3.5.3 TTL反相器的静态输入特性和输出特性 当输出为vOVOL时，T4、D2截止， T5导通，等效电路如图3.5.16所示图3.5.16输出高电平等效电路其低电平输出特性曲

38、线如图3.5.17所示3.5.3 TTL反相器的静态输入特性和输出特性图3.5.16输出高电平等效电路图3.5.17 输出低电平特性曲线3.扇出系数（Fan-out）的计算3.5.3 TTL反相器的静态输入特性和输出特性 扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。 对于图3.5.18 所示电路，G1门为驱动门， G2、 G3为负载门，N为扇出系数。当输出为低电平时，设可带N1个非门，则有图3.5.18 扇出系数的计算IOLIIL实际方向当输出为低电平时，设可带N2个非门，则有图3.5.18 扇出系数的计算IOHIIH3.5.3 TTL反相器的静态输入特性和输出

39、特性则取Nmin N1， N2 由于门电路无论是输出高电平还是低电平时，均有一定的输出电阻，故输出电压都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。有时用输出电平的变化不超过某一规定值时允许的最大负载电流来表示门电路的带负载能力。例3.5.2 如图3.5.18所示电路中，已知74系列的反相器输出高低电平为VOH3.2V, VOL0.2V，输出低电平电流为IOL（max）16mA，输出高电平电流为IOH（max）4mA，输入低电平电流IIL1mA，输入高电平电流IIH40A，试计算门G1可带同类门的个数3.5.3 TTL反相器的静态输入特性和输出特性图3.5.18 扇

40、出系数的计算解：当G1输出为低电平时，有当G1输出为高电平时，有3.5.3 TTL反相器的静态输入特性和输出特性图3.5.18 扇出系数的计算故取N10，即门G1可带同类门的个数为10个四、 输入端的负载特性 在实际使用时，有时需要在输入端和地之间或输入端和信号源低电平之间接入电阻RP。如图3.5.21所示由图可知，RP上的压降即为反相器的输入电压vI，即 在RPR1（较小）的条件下，vI随RP几乎线性上升。但当vI上升到1.4V以后，T2和T5的发射结同时导通，将vB1钳位在2.1V左右，此时vI不再随RP的增加而上升。3.5.3 TTL反相器的静态输入特性和输出特性TTL反相器输入端负载特

41、性曲线如图2.3.22所示。 故一般对于TTL门电路，若输入端通过电阻接地，一般当RP0.7K时，构成低电平输入方式；当RP1.5K时，构成高电平输入方式。3.5.3 TTL反相器的静态输入特性和输出特性例3.5.3 电路如图3.4.22所示，试写出各个电路输出端的表达式。解：3.5.3 TTL反相器的静态输入特性和输出特性解： vo1= VOH时，若使vI2 VIH（min） ，则3.5.3 TTL反相器的静态输入特性和输出特性例3.5.4 在图3.5.23所示电路中，为保证门G1输出的高低电平能正确地传送倒门G2地输入端，要求当vo1= VOH时， vI2 VIH（min）；当vo1= V

42、OL时， vI2 VIL（max）。试计算RP最大允许值。已知G1、 G2均为74系的TTL反相器，VCC5V， VOH3.4V, VOL0.2V, VIH（min）2.0V，VIL（max）0.8V， IIH40A， IIL40A当vo1= VOL时， G2门的输入管T1导通，如图3.5.24所示，若使 vI2 VIL（max），则3.5.3 TTL反相器的静态输入特性和输出特性故取RP0.69k练习：电路如图3.5.25所示，试写出各输出端的逻辑式3.5.3 TTL反相器的静态输入特性和输出特性3.5.4 TTL反相器的动态特性（自学）一、传输延迟时间 信号通过一级门电路的延迟时间称为平均

43、传输延迟时间，它是表示门电路工作速度的重要指标。如图3.5.26所示图3.5.26 TTL反相器的动态波形tPHL输出信号下降到Vm / 2 相对于输入信号上升到 Vm / 2 之间的延迟时间tPLH输出信号上升到Vm / 2 相对于输入信号下降到 Vm / 2 之间的延迟时间原因：结电容和寄生电容的存在。TTL门的平均传输延时为3 40ns二、交流噪声3.5.4 TTL反相器的动态特性（自学） 当输入信号为窄脉冲，且接近于tpd时，输出变化跟不上，变化很小，因此交流噪声容限远大于直流噪声容限。（a）正脉冲噪声容限图3.5.27 正脉冲噪声容限 将输出为高电平由额定值降到2.0V时输入正脉冲的

44、幅度称为正脉冲噪声容限，如图3.5.27所示（b）负脉冲噪声容限3.5.4 TTL反相器的动态特性（自学）图3.5.28 负脉冲噪声容限 将输出为低电平由额定值上升到0.8V时输入负脉冲的幅度称为负脉冲噪声容限，如图3.5.28所示三、电源的动态尖峰电流3.5.4 TTL反相器的动态特性（自学）1.两种状态下电源负载电流不等（空载情况下)2、动态尖峰电流3.5.4 TTL反相器的动态特性（自学）3.5.5 其他类型的TTL与非门一、其他逻辑功能的门电路1. 与非门电路如图3.5.29所示图3.5.29 TTL与非门电路输入级倒相级输出级工作原理：图3.5.29 TTL与非门电路输入级倒相级输出

45、级3.5.5 其他类型的TTL与非门故：注意：1.由于与非门电路结构和电路参数与反相器相同，故反相器的输出特性也适用于与非门；3.5.5 其他类型的TTL与非门2.在计算与非门每个输入端的输入电流时，应根据输入端的不同工作状态分别对待。当把两个输入端并联使用时，如图3.5.30a所示。等效电路如（b） 若输入端接低电平时，输入电流的计算和反相器相同 ，即 若输入端接高电平，T1的两个发射结反偏，故输入电流为单个输入端高电平输入电流的2倍。IIII例3.5.5 如图2.3.15所示电路，已知TTL与非门的参数为IOH0.5mA，IOL8mA，IIL0.4mA，IIH40A，问可以驱动多少个同类逻

46、辑门？解：设输出为高电平时，可以带N1个同类逻辑门，则 2N1IIHIOH设输出为低电平时，可以带N2个逻辑门，则N2IILIOL故取N123.5.5 其他类型的TTL与非门2.或非门如图3.5.32为TTL或非门的电路，其输出为3.5.5 其他类型的TTL与非门图3.5.32 TTL或非门的电路3.与或非门3.5.5 其他类型的TTL与非门 与或非门电路如图3.5.33所示，图3.5.33 与或非门电路 与或门相比，输入管T1和T1都是多发射极的三极管，构成与门电路，其输出为4.异或门 异或门电路如图3.5.34所示，则注：与门和或门是在与非门和或非门的基础上加了一级反相器构成。3.5.5

47、其他类型的TTL与非门图3.5.34 异或门电路AB（AB）二 集电极开路与非门（OC门 Open Collector Gate）1.推拉式输出电路结构的局限性： 与OD门一样，为了实现线与构，TTL与非门也可以采用集电极开路的形式3.5.5 其他类型的TTL与非门 如图3.3.35所示将推拉式TTL与非门的输出端并联，则当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使T5管损坏图3.3.353.5.5 其他类型的TTL与非门 输出电平不可调 负载能力不强，尤其是高电平输出 输出端不能并联使用 为了使TTL与非门能

48、实现线与功能，把输出级的去掉T3 、T4管，使T5管的集电极开路，就构成集电极开路门，即OC门。推拉式输出电路结构的局限性图3.3.352. OC门的结构特点图3.3.36 如图3.3.36所示为OC门的电路和结构和符号，输出管的集电极开路3.5.5 其他类型的TTL与非门 工作时需外接负载和电源，如图3.5.37所示3.5.5 其他类型的TTL与非门 若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可，如图3.3.38所示图3.3.383. 线与的实现工作原理：3.5.5 其他类型的TTL与非门 对于图3.5.39所示电路，只有Y1、Y2有一个为低电平，Y即为低电平；只

49、有Y1、Y2同时为高电平，Y才为高电平；即图3.5.394、外接负载电阻RL的计算3.5.5 其他类型的TTL与非门 外接电阻RL的取值合适与否，决定驱动门输出电平是否在允许值之内 当输出为高电平时，所有的驱动管都截止。RL取值不能太大，否则VOH会降低，小于VOH（min），如图3.5.40所示a. 驱动管输出为高电平时图3.5.40 输出为高电平的情况VOHIOHIIH则3.5.5 其他类型的TTL与非门图3.5.40 输出为高电平的情况VOHIOHIIH其中n驱动管的个数 m负载管输入端的个数IOH每个OC门T5管截止时的漏电流；IIH负载门每个输入端的高电平输入电流b. 驱动管输出为低

50、电平时3.5.5 其他类型的TTL与非门 当驱动管输出为低电平时，若只有一个驱动门的T5管导通，则RL取值不能太小，否则VOL会提高，大于VOL（max），如图3.5.41所示则：图3.5.41 输出为高电平的情况VOLIOLIIL其中：m负载管短路电流的个数；IOLOC门T5管导通时的电流；IIL负载门每个输入端的短路输入电流4.OC门的应用a.实现与或非逻辑线与如图3.5.38的线与电路，其输出为实现电路比较简单3.5.5 其他类型的TTL与非门图3.5.38b.电平转换 与OD门一样，由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。c.实现数据采集 如图3.5. 43,可

51、实现母线（总线）的数据的接收和传送 一般TTL与非门的电平为0 3.6V,若需要逻辑电平为0 12V的逻辑电平，只要将负载电阻接到12V电源即可，其电路如图3.5.42所示3.5.5 其他类型的TTL与非门例3.5.6 试为图2.3.35电路中的外接电阻RL选定合适的阻值。已知G1、G2为OC门，输出管截止时的漏电流为IOH200A，输出管导通时允许的最大负载电流为IOLmax16mA。G3、G4和G5均为74系列与非门，它们的低电平输入电流为IIL1mA，高电平输入电流为IIH40A。，要求OC门的高电平VOH3.0V，低电平VOL0.4V. 解：当输出为高电平时当输出为高电平时3.5.5

52、其他类型的TTL与非门例2.3.4 如图2.3.36所示电路，各门均为TTL电路，输出高电平为VOH3.6V，VOL0.3V。电压表满量程为50V，内阻为20K/V，试问对应给定输入信号A、B、C的取值（如表一)，开关S断开和闭合时V1和V2的值。3.5.5 其他类型的TTL与非门则当S断开时，相当此端加高电平，T2、T5导通，将T1的基极电位钳位在2.1V，故V12.1-0.7=1.4V；当S闭合时，若此端输入为低电平，则相应的be结导通，将T1的基极电位钳位在0.3+0.7=1V，故V11-0.7=0.3V；此端输入为高电平则与S断开相同解：对于门G2的输入端可以用图2.3.37所示电路来

53、等效3.5.5 其他类型的TTL与非门故对应的输入输出如表二3.5.5 其他类型的TTL与非门三、三态TTL与非门（TSLThree State Logic Gate） 三态TTL与非门又叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。 其典型电路如图3.5.46所示 它与普通与非门电路的主要差别是输入级多了一个使能端EN和一个二极管D。图3.5.463.5.5 其他类型的TTL与非门1.电路结构其逻辑符号及逻辑功能如图3.5.47所示，控制端为低电平有效图3.5.47图3.5.463.5.5 其他类型的TTL与非门2

54、.工作原理（1）当EN0时，P1，D截止，与非门为正常工作状态，即（2）当EN1时，P0，D导通， T4截止；而P0使得T1导通， T2、T5截止，与非门为高阻态，即YZ 图3.5.48所示是控制端为高电平有效的三态门，其符号如图3.5.49所示3.5.5 其他类型的TTL与非门（1）当EN1时，P1，D截止，与非门为正常工作状态，即Y（AB）（2）当EN0时，P0，D导通， T4截止；而P0使得T1导通， T2、T5截止，与非门为高阻态，即YZ3.三态门的用途3.5.5 其他类型的TTL与非门图3.5.51 总线结构图3.5.50 数据的双向传输 TTL三态门除了电平转换，也可以构成数据的双

55、向传输和总线结构，如图3.5.50和图3.5.51所示 电路如图3.5.52所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD1001时各输出逻辑函数的取值。练习：3.5.5 其他类型的TTL与非门答案：3.5.5 其他类型的TTL与非门3.5.6 TTL电路的改进系列(自学） 为了满足用户的要求，即提高工作速度和降低功耗两个方面，在74系列逻辑门电路的基础上，出现了74H系列、74S系列、74LS系列、74AS系列和74ALS系列。下面简单介绍它们的电路结构和电气特性。门电路的综合性能指标dp积：将传输延迟时间tpd和功耗P的乘积称为dp积，即对于门电路，dp值越小越好，说明门电路

56、速度快，功耗低。图3.5.523.5.6 TTL电路的改进系列(自学）一、高速系列74H/54H （High-Speed TTL）1.电路结构的改进：a. 是输出级采用达林顿结构（减小输出电阻Ro）b. 所有的电阻阻值降低了将近一倍电路如图3.5.52所示标准74系列3.5.6 TTL电路的改进系列2. 性能特点 与74系列相比采用达林顿管，其提高，输出高电平时输出电阻减小，缩短对负载电容的充电速度；电阻的减小使得电平的转换加快，故其平均传输延迟时间比74系列门电路缩短一半，通常为10ns以内。但电阻减小又使得功耗增大二、肖特基系列74S/54S（Schottky TTL）3.5.6 TTL电

57、路的改进系列图3.5.54电路如图3.5.54所示 a. 在74S系列的门电路中采用抗饱和三极管（或称为肖特基三极管）。是由普通的双极型三极管和势垒二极管（SBDSchottky Barrier Diode)组合而成。1.电路结构的改进 由于势垒二极管SBD的开启电压很低，只有0.3V0.4V，故三极管的集电结（bc结）正向偏置后，SBD先导通，并把bc结电压钳位在0.3V0.4V。而且从基极流过来的过驱动电流也从SBD分流，从而有效地制止三极管进入过饱和状态。从而提高管子的开关速度，降低传输延迟时间3.5.6 TTL电路的改进系列3.5.6 TTL电路的改进系列b. 用有源泄放电路代替74H

58、系列中的R3，加快输出管T5的导通和截止，从而缩短了电路的传输延迟时间；图3.5.54c.引进有源泄放电路可以改善门电路的电压传输特性，没有线性区,如图3.5.55 所示。图3.5.55d. 减小电阻值 ，功耗增加；由于T5为浅饱和，故低电平升高。三、低功耗肖特基系列74LS/54LS （Low-Power Schottky TTL）3.5.6 TTL电路的改进系列电路如图3.5.42所示(P137)。1.电路结构的改进：a. 仍然采用抗饱和三极管和有源泄放电路；b. 用肖特基二极管SBD代替多发射极三极管；c. 为了加快管子的开关速度，增加了D3和D4两个SBD管子。d. 大幅度提高电路中各

59、个电阻的阻值，另将R5接地改为接到输出端。2. 74LS系列的优点传输延迟时间短,功耗降低3.5.6 TTL电路的改进系列1. 74AS系列（Advanced Schottky TTL）：2. 74ALS系列（Advanced Low-Power Schottky TTL） 为了降低延迟功率积（dp积），采用较高阻值电阻，缩小器件的尺寸，在电路也做了局部的改进。其dp积是74系列门电路中最小的一种。 电路和74LS系列相似，但采用低阻值电阻，故传输延迟时间较短，工作速度提高。但功耗要比74LS系列的大些。四 、74AS和74ALS系列注：在不同系列的TTL器件中，只要器件型号的后几位数码相同，

60、则其逻辑功能、外形尺寸、引脚排列就完全相同。3.6 其他类型的双极型数字集成电路*（自学）DTL：输入为二极管门电路，速度低，已经不用HTL：电源电压高，Vth高，抗干扰性好，已被CMOS替代ECL：非饱和逻辑，速度快，用于高速系统I2L：属饱和逻辑，电路简单，用于LSI（大规模集成电路）的内部电路 3.7 BiCMOS电路*（自学）3.8 TTL电路与CMOS电路的接口* 由于现在大规模集成电路中，存在着TTL和CMOS两种逻辑电路，故经常会遇到两种电路连接问题，即TTL和CMOS 电路的接口问题。 对于图3.8.1所示电路，无论何种门作为驱动门，都必须为负载门提供合乎标准的高、低电平和足够