逻辑电平转换器

1、逻辑电平转换器DDDDD在新一代电子产品设计中，TTL或5叩CMOS电平已不再占据逻辑电路统治地位。随着低电压逻辑的引入，系统内部常常出现输入/输出逻辑不协调的问题，从而提高了系统设计的复杂性。例如，当1.8V的数字电路与工作在3.3V的模拟电路进行通信时，需要首先解决两种电平转换问题，本文介绍了不同逻辑电平之间的转换方法。叩逻辑电平转换的必要性口型叩号口I/O通道数口单向/双向RX/TXDVL范围DVCC范围D独立使能D速DD率DMAX300叩叩双向，8/8D1.2V5.5VD1.65V5.5VDYeSD4MbPSDMAX3370D叩双向，1/1D1.65V5.5VD2.5V5.5VDNOD

2、2MbPSDMAX337叩叩双向，1/1D1.65V5.5VD2.5V5.5VDYeSD2MbPSDMAX3372/3D2D双向，2/2D1.2-505VD1.65V5.5VDYeSD230kbPSDMAX3374D单向，2/0DMAX3375D2D单向，1/1D1.2-505VD1.65V5.5VDYeSD16MbPSDMAX3376D单向，0/2DMAX3377DMAX3378D4D双向，4/4D1.2-505VD1.65V5.5VDYeSD230kbPSDMAX3379D叩单向，4/0D1.2-505VD1.65V5.5VDYeSD16MbPSDMAX3390D叩单向，3/1D1.2-5

3、05VD1.65V5.5VDYeSD16MbPSDMAX339叩叩单向，2/2D1.2-505VD1.65V5.5VDYeSD16MbPSDMAX3392D叩单向，1/3D1.2-505VD1.65V5.5VDYeSD16MbPSDMAX3393D叩单向，0/4D1.2-505VD1.65V5.5VDYeSD16MbPSD随着不同工作电压的数字IC的不断涌现，逻辑电平转换的必要性更加突出，电平转换方式也将随逻辑电压、数据总线的形式（例如4线SPI、32位并行数据总线等）以及数据传输速率的不同而改变。现在虽然许多逻辑芯片都能实现较高的逻辑电平至较低逻辑电平的转换（如将5V电平转换至3V电平），但

4、极少有逻辑电路芯片能够较低的逻辑电平转换成较高的逻辑电平（如将3V逻辑转换至5V逻辑）。另外，电平转换器虽然也可以用晶体管甚至电阻二极管的组合来实现，但因受寄生电容的影响，这些方法大大限制了数据的传输速率。Ilbh-rkF11III（a）旦阻-二极管电乎转换也路忡尽管宽字节的电平转换器已经商用化，但这些产品不是针对数据速率低于20Mbps的串行总线（SPITM、I2CTM、US等）优化的，这些器件具有较大的封装尺寸、较多的引脚数和I/O方向控制引脚，因而不适合小型串行或外设接口和更高速率的总线（如以太网、LVSSCSI等）。SPITM（串行外设接口）一般由单向控制线、数据输入、数据输出、时钟和

5、片选组成，数据输入/输出还可以是MISO（主机输入、从机输出）和MOSI（主机输出、从机输入）。SPI的时钟速率可超过20Mbps，并由CMOS推挽式逻辑输出级驱动。数据传输的单向性简化了转换器的设计。由于不必考虑数据在单条信号线上的双向传输问题，因此，可以利用图1所示的简单电阻二极管方案或晶体管方案。双向总线电平转换需要考虑在单条信号线上实现数据的双向传输，这在具体实施时比较困难，电阻一一二极管结构或单晶体管由于受其固的单向传输特性的制约而无法胜任这项工作。I2C、SMusalias半导体公司的1-w幸免为双向传输总线，同时都是漏极开路I/O拓扑。其中I2C具有三种速率范围，分别为低于100

6、kbps的标准模式、低于400kbps的快速模式和低于3.4Mbps的高速模式。DOUTOPTIONALOPTIOAMAX8&住了MAXsaeoSYSTEMCONTROLLERCWRMAX1840|MAX1841|DcVcc.泉INFLSTC!NCLKDATA10SHUK*IDDRV*1SHDN卩GKDSPT/QPl/MICROSERiiSYSTBMSULKSHDNFORMAX：!S40QWLY;SSRVFO881DNLY.点击放大2单向电平转换在单向电平转换器件中，对于那些能够将较高逻辑电平转换成较低逻辑电平的器件，IC制造商规定了器件所允许的输入范围，在规定的输入范围内，器件能够将其输入嵌

7、位在过压容限内。由于具有输入过压保护的逻辑器件能够承受的输入电压高于其供电电压，因此，这些器件简化了高逻辑电平至较低逻辑电平（Vcc逻辑电平）的转换方案。而在高扇出或高容性负载连接器的设计中，任何逻辑器件在降低电源电压的同时，其输出驱动能力也随之降低，只有3.3VCMOS/TT与5V标准TTL之间的转换是一个特例。因为3.3V逻辑与5V逻辑的阂限是相同的。SPI总线既需要较高逻辑电平至较低逻辑电平的转换，也需要将较低逻辑电平转换到较高的逻辑电平。例如在处理器采用1.8V逻辑而外设逻辑为3.3V时。当然，利用上述分立方案也可以实现这种转换，但MAX1840/MAX1841或MAX3390等单片方

8、案则可大大简化设备过程，如图2所示。3双向电平转换在通过并行总线进行电平转换时，由于通常已存在WR和RD信号，因而可以采用总线开关（如74CT3384来实现不同逻辑电平之间的数据连接。对于单总线或2线接口，一般需要考虑两个问题：一是有单独的使能控制引脚来控制数据流向（占用有效的控制端口），二是芯片尺寸较大（占据较大的线路板尺寸）。任何设计都存在正、反两个方向的影响，但设计人员通常希望其能够工作在任何逻辑电平，也就是希望其是一个既可实现由高电压逻辑至低电压逻辑转换，也可实现低电压逻辑至高电压逻辑的转换，既可完成单向电平转换，也能完成双向电平转换的通用器件。新一代双向电平转换器MAX3370即可胜

9、任上述工作，无论它工作在低电压逻辑，还是工作在高电压逻辑，均可依靠外部输出驱动吸入电流来实现电平转换的栅极传输（图3）。这些结构使该器件既可工作于漏极开路输出级，也可工区作于推挽工区输出级。而且，MAX3370具胨相当低的导通电阻（低于135）,对数据传输速率的影响很小。XIGND图3MAX3370内部结构WAX3370j图3所示是MAX3770的内部结构，该器件具有两个优点：首先对于漏级开路拓扑，MAX3370内部的10k上拉电阻与加速开关的并联电路既省去了外部上拉元件,也减小了由于RC时间常数造成的纹波。在多数漏极开路输出电路中，数据速率受RC时间常数的影响较大。而采用独特加速结构的MAX

10、3770则大大提高了数据上升沿的上拉速度，减小了容性负载的影响，其允许数据速率高达2Mbps,因而大大改善了传统设计的性能其次,由于MAX3370器件采用的是微型SC70封装，因此可有效节省线路板的空间。MAX3370可以实现最低1.2V、最高5.5V逻辑电平的转换，能够满足绝大多数设备对电平转换的要求。需要说明的是：MAX3370仅提供单线通用逻辑电平转换。如果设计中存在多个I/O口线，则应参数表1选择其它芯片。表1逻辑电平转换器随着系统I/O电压数量的增多，电平转换的设计也更加复杂。设计时需要综合考虑容性负载、Vcc压差的幅度和数据速率等问题。对于从较高逻辑电平至较低逻辑电平的转换，只要保证电平转换中的Vcc压差符合器件所允许的容限即可。而在处理低电压逻辑至高电压逻辑的转换，