基于FPGA的CMOS摄像驱动设计

1、.1.1目 录 TOC o 1-3 h z u HYPERLINK l _Toc290322896第1章绪论 PAGEREF _Toc290322896 h 5HYPERLINK l _Toc2903228971.1FPGA国外现状及开展趋势 PAGEREF _Toc290322897 h 5HYPERLINK l _Toc2903228981.2 FPGA的原理以及与单片机相比的优点 PAGEREF _Toc290322898 h 6HYPERLINK l _Toc2903228991.3 FPGA作为RAM PAGEREF _Toc290322899 h 7HYPERLINK l _Toc

2、290322900第2章系统方案 PAGEREF _Toc290322900 h 8HYPERLINK l _Toc2903229012.1 FPGA开发环境 PAGEREF _Toc290322901 h 8HYPERLINK l _Toc2903229022.2 图像采集 PAGEREF _Toc290322902 h 8HYPERLINK l _Toc2903229032.2.1 图像传感器 PAGEREF _Toc290322903 h 9HYPERLINK l _Toc2903229042.2.3 图像采集系统 PAGEREF _Toc290322904 h 9HYPERLINK l

3、 _Toc2903229052.3 数据接口设计 PAGEREF _Toc290322905 h 10HYPERLINK l _Toc290322906第3章 系统硬件设计 PAGEREF _Toc290322906 h 11HYPERLINK l _Toc2903229073.1 图像传感器 PAGEREF _Toc290322907 h 11HYPERLINK l _Toc2903229083.1.1 CCD与CMOS PAGEREF _Toc290322908 h 11HYPERLINK l _Toc2903229093.1.2 CCD/CMOS工作原理 PAGEREF _Toc2903

4、22909 h 14HYPERLINK l _Toc2903229103.1.3 CMOS集成电路特点 PAGEREF _Toc290322910 h 16HYPERLINK l _Toc2903229113.1.4 通过SCCB 总线设置OV7670 的帧频 PAGEREF _Toc290322911 h 17HYPERLINK l _Toc2903229123.1.5 图像数据的采集 PAGEREF _Toc290322912 h 19HYPERLINK l _Toc2903229133.2 OV7670 PAGEREF _Toc290322913 h 20HYPERLINK l _Toc

5、2903229143.3 OV7670与FPGA的接口电路 PAGEREF _Toc290322914 h 21HYPERLINK l _Toc2903229153.4 SCCB总线 PAGEREF _Toc290322915 h 22HYPERLINK l _Toc2903229163.5 SRAM与FPGA的接口电路 PAGEREF _Toc290322916 h 23HYPERLINK l _Toc290322917第4章系统软件设计 PAGEREF _Toc290322917 h 25HYPERLINK l _Toc2903229184.1 现场可编程门阵列器件 PAGEREF _To

6、c290322918 h 25HYPERLINK l _Toc2903229194.2 CMOS存放器配置时序的VHDL描述 PAGEREF _Toc290322919 h 25HYPERLINK l _Toc2903229204.3 系统软件 PAGEREF _Toc290322920 h 25HYPERLINK l _Toc2903229214.3.1 初始化 PAGEREF _Toc290322921 h 25HYPERLINK l _Toc2903229224.3.2 接收数据 PAGEREF _Toc290322922 h 26.1第1章绪论视频图像采集是视频信号处理系统的前端局部，

7、正在向高速、高分辨率、高集成化、高可靠性方向开展。图像采集系统在当今工业、军事、医学各个领域都有着极其广泛的应用，如使用在远程监控、安防、远程抄表、可视、工业控制、图像模式识别、医疗器械等各个领域都有着广泛的应用。本文介绍了一种基于FPGA的图像采集系统，用户可以根据需要对FPGA 部的逻辑模块和I/O模块重新配置,以实现系统的重构；而且采用这种设计方案 ,便于及时地发现设计中的错误,能够有效地缩短研发时间，提高工作效率。FPGA国外现状及开展趋势经过70年的不断开展,FPGA已由当初的1200门开展成为今天的百万门级。通过不断更新优化产品架构和生产工艺,实现了更多的逻辑单元、更高的性能、更低

8、的单位本钱和功耗。FPGA现场可编程逻辑器件产品的应用领域已经从原来的通信扩展到消费电子、汽车电子、工业控制、测试测量等广泛的领域。而应用的变化也使FPGA产品近几年的演进趋势越来越明显：一方面，FPGA供应商致力于采用当前最先进的工艺来提升产品的性能，降低产品的本钱；另一方面，越来越多的通用IP知识产权或客户定制IP被引入FPGA中，以满足客户产品快速上市的要求。此外，FPGA企业都在大力降低产品的功耗，满足业界越来越苛刻的低功耗需求。第一时间采用新工艺提升性能降低本钱:半导体产品的集成度和本钱一直在按照摩尔定律演进。在这方面，作为半导体产品的重要一支可编程逻辑器件也不例外。最先进的半导体工

9、艺几乎都会在第一时间被应用在FPGA产品上。而每一次工艺升级带来的优势，都会在产品的功耗、最高运行频率、容量以及本钱上得到表达。引入更多通用和定制IP向解决方案供应商转变:近5年来，FPGA的应用已经从过去通信根底设备这一非常窄的领域迅速扩展到了今天非常广泛的应用领域。在许多新兴和快速成长的市场上，FPGA作为核心器件而被广泛采用。无线通信、工业、科学及测量、医疗设备、音视频播送、汽车、计算、存储应用和快速开展的消费品市场，都成为FPGA业务开展的重点领域。在这种情况下，FPGA企业也开场了相应的转型，以适应新的开展需求。采用各种技术路线争做低功耗之王:电池供电应用的迅猛增长刺激了全球市场对低

10、功耗半导体的需求。今天，系统设计人员面对更加严格的系统总体功耗限制。与此同时，这类应用所要求的功能、性能和复杂度也在增加，但却不能以增加电池为代价。为此，原来在功耗指标上并不占优的FPGA产品开场采用各种新技术来降低和优化功耗。1.2 FPGA的原理以及与单片机相比的优点FPGA (Field Programmable Gate Arra : 现场可编程门阵列)是在PAL、GAL、PLD等可编程器件的根底上进一步开展的产物，是专用集成电路ASIC中集成度最高的一种。FPGA采用了逻辑单元阵列LCALogic Cell Array这样一个新概念，部包括可配置逻辑模块CLBConfigurable

11、 Logic Block、输出输入模块IOBInput Output Block和部连线Interconnect三个局部。用户可对FPGA部的逻辑模块和I/O模块重新配置，以实现用户的逻辑。它还具有静态可 重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。作为专用集成电路ASIC领域中的一种半定制电路，FPGA既解决了 定制电路的缺乏，又抑制了原有可编程器件门电路数有限的缺点。可以毫不夸的讲，FPGA能完成任何数字器件的功能，上至高性能CPU,下至简单的74电 路，都可以用FPGA来实现。FPGA如同一白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语

12、言自的设计一个数字系统。通过软件仿 真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电 路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。FPGA是由存放在片RAM中的程序来设置其工作状态的，因此工作时需要对片的RAM 进展编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片编程RAM中，配置完成后，FPGA进入工 作状态。掉电后，FPGA恢复成白片，部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的

13、EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功 能。因此，FPGA的使用非常灵活。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最正确选择之一。与单片机相比，FPGA具有以下优点：1),FPGA运行速度快 ：FPGA部集成锁项环,可以把外部时钟倍频,核心频率可以到几百M,而单片机运行速度低的多.在高速场合,单片机无法代替FPGA。2),FPGA管脚多,容易实现大规模系统 ：单片机IO口有限,而FPGA动辄数百IO,可以方便连接外设.比方一个系统有多路AD,DA,单片机要进展仔细的资源分配,

14、总线隔离,而FPGA由于丰富的IO资源,可以很容易用不同IO连接各外设。3),FPGA部程序并行运行,有处理更复杂功能的能力：单片机程序是串行执行的,执行完一条才能执行下一条,在处理突发事件时只能调用有限的中断资源;而FPGA不同逻辑可以并行执行,可以同时处理不同任务,这就导致了FPGA工作更有效率。4),FPGA有大量软核,可以方便进展二次开发：FPGA甚至包含单片机和DSP软核,并且IO数仅受FPGA自身IO限制,所以,FPGA又是单片机和DSP的超集,也就是说,单片机和DSP能实现的功能,FPGA一般都能实现。1.3 FPGA作为RAM查找表(Look-Up-Table) 简称为LUT，

15、LUT 本质上就是一个RAM。目前FPGA 中多使用4 输入的LUT，所以每一个LUT 可以看成一个有4 位地址线的RAM。 当用户通过原理图或HDL 语言描述了一个逻辑电路以后，PLD/FPGA 开发软件会自动计算逻辑电路的所有可能结果，并把真值表( 即结果) 事先写入RAM，这样，每输入一个信号进展逻辑运算就等于输入一个地址进展查表，找出地址对应的容，然后输出即可。从表中可以看到，LUT 具有和逻辑电路一样的功能。实际上，LUT 具有更快的执行速度和更大的规模。由于基于LUT 的FPGA 具有很高的集成度，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与逻辑组合逻辑电路功能，所以

16、适用于高速、高密度的高端数字逻辑电路设计领域。第2章 系统方案2.1 FPGA开发环境数字电子领域中三种根本的器件类型为：存储器件、微处理器和逻辑器件。其中逻辑器件可分为两大类，即固定逻辑器件和可编程逻辑器件。固定逻辑器件中的电路是永久性的，用于完成一种或一组功能。在可编程逻辑器件中，可以在任何时候对此类器件进展修改，以完成多种不同的功能。可编程逻辑器件的两个主要类型是：现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)，与CPLD相比，FPGA可提供更高的逻辑密度、更丰富的特性和更高的性能。可编程逻辑器件与固定逻辑器件相比，其优点主要包括以下几个方面：(1)在设计过程中为客户提供了

17、更大的灵活性，因为对于可编程逻辑器件来说，设计反复只需要简单地改变编程文件就可以了，而且设计改变的结果可立即在工作器件中看到；(2)不需要漫长的前置时间来制造原型或正式产品，因为可编程逻辑器件已经十分活泼于市场中，购置方便；(3)不需要客户支付高昂的一次性工程费用(NonRecurdng Enginneering,M迎)和购置昂贵的掩膜组，因为可以在同一个芯片中重复编程，实现不同的功能，这样便可延长产品的使用周期，从而分摊购置芯片时所花的本钱；(4)允许客户在需要时仅定购所需要的数量，从而使客户可控库存；(5)可以进展重新编程，有了可编程逻辑器件之后，对于设备新功能的增加和升级，只需要将新的编

18、程文件下载到可编程逻辑器件中，就可以在系统创立新的硬件逻辑；(6)有越来越多的知识产权(口)核心库的支持。用户可以利用这些预定义和预测试的软件模块在可编程逻辑器件迅速实现系统功能。可编程逻辑器件的价值在于其能够大大缩短电子产品制造商的开发周期，节约开发本钱，随着可编程逻辑器件集成度的提高，本钱的降低，更多口核的面市，可编程逻辑器件一定会在数字设计领域进一步普及。2.2 图像采集2.2.1 图像传感器S图像传感器是近几年开展较快的新型图像传感器，由于采用了一样S技术，因此可以将像素阵列与外围支持电路集成在同一块芯片上，是一个完整的图像系统。图像传感器，体积小、工作电压低，提供单片VGA摄像头和影

19、像处理器的所有功能。通过SCCB 总线控制，可以输出整帧、子采样、取窗口等方式的各种分辨率8位影响数据。该产品VGA图像最高到达30帧/秒。用户可以完全控制图像质量、数据格式和传输方式。所有图像处理功能过程包括伽玛曲线、白平衡、饱和度、色度等都可以通过SCCB接口编程。OmmiVision 图像传感器应用独有的传感器技术，通过减少或消除光学或电子缺陷如固定图案噪声、托尾、浮散等，提高图像质量，得到清晰的稳定的彩色图像。图像采集卡是常用的图像输入设备，通常占用PC机总线的一个插槽。它主要包括图像存储器单元、CMOS摄像头接口、PC机总线接口等。这里提出一种适用于嵌入式系统的数字图像采集模块设计方

20、案，实现图像数据采集、“乒乓模式图像数据的缓存、图像数据的采集模块外部接口，并保证图像采集的高速性和连续性。2.2.3 图像采集系统基于FPGA的CMOS图像传感器采集系统如图2.1。该系统包括OV7670图像数据采集板、FPGA的图像数据接收缓存板、两片SRAM构成的高速缓存以及系统外部接口。OV7670图像数据采集板主要完成图像数据采集，其图像数据总线、帧图像数据时钟、帧同步信号、行同步信号与FPGA图像数据接收缓存板相连，FPGA协调两片SRAM“乒乓模式的读写操作，并完成模块的外部接口。SRAM(A)地址 数据/ 总线 地址 WR RD CS 总线 FPGA的图像数据接收缓存板OV76

21、70图像数据采集版图像数据READYPclkDclkVsync Hsync数据总线地址 数据/ 总线 地址 WR RD CS 总线 SRAM(B)图 2.1 图像采集系统框图2.3 数据接口设计基于FPGA的CMOS图像传感器系统接口如图2.2。通过对输入信号、输出信号、数据总线和地址总线的，FPGA可控制图像传感器，并有SRAM实现数据缓存。FPGACSBWEBOEBHREFVSYNCPCLKA3:0DATA7:0OV7670CSBWEBOEBHREFVSYNCPCLKA3:0DATA7:0SRAM(A)SRAM(B)微处理器图 2.2 系统框图第3章系统硬件设计3.1 图像传感器3.1.1

22、 CCD与CMOSCCD与S传感器是当前被普遍采用的两种图像传感器，两者都是利用感光二极管photodiode进展光电转换，将图像转换为数字数据，而其主要差异是数字数据传送的方式不同。CCD传感器中每一行中每一个象素的电荷都会依次传送到下一个象素中，由最底端局部输出会，再经由传感器边缘的放大器进展放大输出：而在S传感器中，每个象素都会邻接一个放大器A/D转换电路，用类似存电路的方式将数据输出。造成这种差异的原因在于：CCD的特殊工艺可保证在传送时不会失真，因此保个象素的数据可会聚至边缘再进展放大处理；而S工艺产数据在传送距离较长时会产生噪声，因此必须先放大，再整合各个象素的数据。由于数据传送方

23、式不同，因此CCD与S传感器在效能与应用上也有诸多差异。这些差异包括：灵敏度：灵敏度代表传感器的光敏单元收集光子产生电信号的能力。CCD图像传感器灵敏度较S图像传感器高30%-50%。这主要因为CCD像元耗尽区深度可达10MM，具有可见光及近红外光谱段的完全收集能力。S图像传感器由于采用0.18-0.5mm标准CMOS工艺。由于采用低电阻率硅片须保持低工作电压，像元耗尽区深度只有1-2MM，其吸收截止波长小于650nm，导致像元对红外及近红外光吸收困难。电子快门：快门代表了任意控制曝光开场和停顿的能力。CCD传感器特别是线转移构造传感器具有优良的电子快门功能，由于器件可纵向从衬底排除多余电荷，

24、电子快门功能几乎不受像元尺寸缩小的限制，不会挤占光敏区面积而降低器件占空比。CMOS传感器在每个像元中需要一定数量的晶体管来实现电子快门功能，增加电子快门功能将增加像元中的晶体管数量。压缩感光区的面积，降低器件的占空比，特别在像元尺寸进一步缩小时此矛盾更为突出。CMOS传感器设计者采用在不同时间对不同行进展曝光的滚动快门方式解决此问题，这种方式减少了像元中是晶体管，提高了占空比，但在高性能应用中运动目标会出现明显的图像变形，因此只适合*些商业应用。此外可采用较大尺寸的像元以兼顾图像高性能和具有与CCD类似的同时曝光的电子快门功能。速度：由于大局部相机电路可与CMOS图像传感器在同一芯片上制作，

25、信号及驱动传输距离缩短，电感、电容及寄生延迟降低，信号读出采用*2Y寻址方式，CMOS图像传感器工作速度优于CCD。通常的CCD传感器由于采用顺序传输电荷，组成相机的电路芯片有38片，信号读出速率不超过70MPI*ELS/S。CMOS像感器设计者都采用将模数转换ADC作在每个像元中，使CMOS传感器信号读出速率可达1000PI*ELS/S。窗口：CMOS图像传感器由于信号读出采用*2Y寻址方式，具有读出任意局部画面的能力，这使它可以提高感兴趣的小区域的帧或行频。这种功能可用于在画面局部区域进展高速瞬时准确目标跟踪。CCD图像传感器由于其顺序读出信号构造决定它在画面开窗口的能力受到限制。综上所述

26、：CMOS与CCD图像传感器相比，具有功耗低、摄像系统尺寸小，可将信号处理电器与CMOS图像传感器集成在一个芯片上等优点。但其图像质量特别是低照度环境下与系统灵活性与CCD的相比相对较低。由于具有上述特点，它适合大规模批量生产，适用于要求小尺寸、低价位、摄像质量无过高要求的应用，如保安用小型/微型相机、手机、计算机网络视频会议系统、无线手持式视频会议系统、条形码扫描器、 机、玩具、生物显微计数、*些车用摄像系统等大量高商用领域，CCD与CMOS图像传感器相比，具有较好的图像质量和灵活性，仍然保持高端的摄像技术应用。如天文观察、卫星成像、高分辨率数字照片、播送电高性能工业摄像机、大局部科学与医学

27、摄像机等应用。随着CCD与CMOS传感技术的进步，两者的差异有逐渐缩小的态势。倒如：CCD传感器一直在功耗上作改进，以应用于移动通信市场；CMOS传感器则在改善分辨率与灵敏度方面的缺乏，以应用于更高端的图像产品，CCD与CMOS图像传感器相比，在价格方面目前几乎相等。这主要是CCD具有成熟的技术与市场，CMOS器件具有较高的技术市场开发本钱。CMOS与CCD图像传感器的光电转换原理一样，均在硅集成电路工艺上制作曲工艺线的设备亦相似，但不同的制作工艺和不同的器件构造使二者在器件的能力与性能上具有相当大的差异。可见CMOS与CCD图像传感器互为补充，不会出现谁消灭谁的结局，在可预见的未来将并存开展

28、，共同繁荣图像传感器市场。根据KODAK公司的预测，未来10年CCD仍将占据高性能图像传感器市场，CMOS随着技术的进一步开展与成熟，也将在高端市场占据一席之地。在低端市场，CMOS将挤占大半CCD图像传感器原占的市场，成为低端市场的主流。3.1.2 CCD/CMOS工作原理无论是CCD还是CMOS，它们都采用感光元件作为影像捕获的根本手段，CCD/CMOS感光元件的核心都是一个感光二极管photodiode，该二极管在承受光线照射之后能够产生输出电流，而电流的强度则与光照的强度对应。但在周边组成上，CCD的感光元件与CMOS的感光元件并不一样，前者的感光元件除了感光二极管之外，包括一个用于控

29、制相邻电荷的存储单元，感光二极管占据了绝大多数面积换一种说法就是，CCD感光元件中的有效感光面积较大，在同等条件下可接收到较强的光信号，对应的输出电信号也更明晰。而CMOS感光元件的构成就比较复杂，除处于核心地位的感光二极管之外，它还包括放大器与模数转换电路，每个像点的构成为一个感光二极管和三颗晶体管，而感光二极管占据的面积只是整个元件的一小局部，造成CMOS传感器的开口率远低于CCD开口率：有效感光区域与整个感光元件的面积比值；这样在承受同等光照及元件大小一样的情况下，CMOS感光元件所能捕捉到的光信号就明显小于CCD元件，灵敏度较低；表达在输出结果上，就是CMOS传感器捕捉到的图像容不如C

30、CD传感器来得丰富，图像细节丧失情况严重且噪声明显，这也是早期CMOS传感器只能用于低端场合的一大原因。CMOS开口率低造成的另一个麻烦在于，它的像素点密度无法做到媲美CCD的地步，因为随着密度的提高，感光元件的比重面积将因此缩小，而CMOS开口率太低，有效感光区域小得可怜，图像细节丧失情况会愈为严重。因此在传感器尺寸一样的前提下，CCD的像素规模总是高于同时期的CMOS传感器，这也是CMOS长期以来都未能进入主流数码相机市场的重要原因之一。 每个感光元件对应图像传感器中的一个像点，由于感光元件只能感应光的强度，无法捕获色彩信息，因此必须在感光元件上方覆盖彩色滤光片。在这方面，不同的传感器厂商

31、有不同的解决方案，最常用的做法是覆盖RGB红绿蓝三色滤光片，以1：2：1的构成由四个像点构成一个彩色像素即红蓝滤光片分别覆盖一个像点，剩下的两个像点都覆盖绿色滤光片，采取这种比例的原因是人眼对绿色较为敏感。而索尼的四色CCD技术则将其中的一个绿色滤光片换为翡翠绿色英文Emerald，有些媒体称为E通道，由此组成新的R、G、B、E四色方案。不管是哪一种技术方案，都要四个像点才能够构成一个彩色像素，这一点大家务必要预先明确。在承受光照之后，感光元件产生对应的电流，电流大小与光强对应，因此感光元件直接输出的电信号是模拟的。在CCD传感器中，每一个感光元件都不对此作进一步的处理，而是将它直接输出到下一

32、个感光元件的存储单元，结合该元件生成的模拟信号后再输出给第三个感光元件，依次类推，直到结合最后一个感光元件的信号才能形成统一的输出。由于感光元件生成的电信号实在太微弱了，无法直接进展模数转换工作，因此这些输出数据必须做统一的放大处理这项任务是由CCD传感器中的放大器专门负责，经放大器处理之后，每个像点的电信号强度都获得同样幅度的增大；但由于CCD本身无法将模拟信号直接转换为数字信号，因此还需要一个专门的模数转换芯片进展处理，最终以二进制数字图像矩阵的形式输出给专门的DSP处理芯片。而对于CMOS传感器，上述工作流程就完全不适用了。CMOS传感器中每一个感光元件都直接整合了放大器和模数转换逻辑，

33、当感光二极管承受光照、产生模拟的电信号之后，电信号首先被该感光元件中的放大器放大，然后直接转换成对应的数字信号。换句话说，在CMOS传感器中，每一个感光元件都可产生最终的数字输出，所得数字信号合并之后被直接送交DSP芯片处理问题恰恰是发生在这里，CMOS感光元件中的放大器属于模拟器件，无法保证每个像点的放大率都保持严格一致，致使放大后的图像数据无法代表拍摄物体的原貌表达在最终的输出结果上，就是图像中出现大量的噪声，品质明显低于CCD传感器。3.1.3 CMOS集成电路特点CMOS传感器是当前被普遍采用图像传感器之一，是利用感光二极管进展光电转换，将图像转换为数字数据。在CMOS传感器中，每个象

34、素都会邻近一个放大器A/D转换电路，用类似存电路的方式将数据辒出，它适合大规模批量生产，适用于要求小尺寸、低价位、摄像质量无过高要求的应用。随着技术的开展，CMOS 图像传感器正在向高灵敏度、高分辨率、高动态围、集成化、数字化、智能化的“片上相机解决方案方向开展。芯片加工工艺不断开展, 从0.5 m0.35 m0.25 m0.18 m, 接口电压也在不断降低, 从5 V3.3 V2.5 V/3.3 V1.8 V/3.3 V。研究人员致力于提高CMOS 图像传感器的综合性能, 缩小单元尺寸, 调整CMOS 工艺参数, 将数字信号处理电路、图像压缩、通讯等电路集成在一起, 并制作滤色片和微透镜阵列

35、, 以实现低本钱、低功耗、低噪声、高度集成的单芯片成像微系统。图像传感器选用CMOS 图像传感器OV7670。它体积小、工作电压低，提供单片VGA 摄像头和影像处理器的所有功能。通过SCCB 总线控制，可以输出整帧、子采样、取窗口等方式的各种分辨率8 位影响数据。该产品VGA 图像最高到达30 帧/秒。用户可以完全控制图像质量、数据格式和传输方式。功耗低：CMOS集成电路采用场效应管，且都是互补构造，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW，动态功耗在1MHz

36、工作频率时也仅为几mW。围宽：CMOS集成电路供电简单，供电电源体积小，根本上不需稳压。国产CC4000系列的集成电路，可在318V电压下正常工作。逻辑摆幅大：CMOS集成电路的逻辑高电平“1、逻辑低电平“0分别接近于电源高电位VDD及电影低电位VSS。当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。因此，CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。力强：MOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压当VSS=0V时，电路将有7V左右的噪声容限。输

37、入阻抗高：MOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压围，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄露电流，通常情况下，等效输入阻抗高达1031011，因此CMOS集成电路几乎不消耗驱动电路的功率。温度稳定性能好：于CMOS集成电路的功耗很低，部发热量少，而且，CMOS电路线路构造和电气参数都具有对称性，在温度环境发生变化时，*些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。一般瓷金属封装的电路，工作温度为-55 +125；塑料封装的电路工作温度围为-45 +85。扇出能力强：扇出能

38、力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度一般可以驱动50个以上的输入端。抗辐射能力强：CMOS集成电路中的根本器件是MOS晶体管，属于多数载流子导电器件。各种射线、辐射对其导电性能的影响都有限，因而特别适用于制作航天及核实验设备。可控性好：CMOS集成电路输出波形的上升和下降时间可以控制，其输出的上升和下降时间的典型值为电路传输延迟时间的125%140%。接口方便：因为CMOS集成电路的输入阻抗高和输出摆幅大，所以易于被其他电路所驱动，也容易驱动其他类型的电路或器件。

39、3.1.4 通过SCCB 总线设置OV7670 的帧频系统上电后需要对CMOS 图像传感器进展初始化, 以确定采集图像的开窗位置、开窗大小和黑白工作模式等。这些参数是受OV7670 部相应存放器的值控制的, 可通过SCCB 总线对其进展设置。SCCB 的接口有SCCE、SIO_C、SIO_D( SCCE 是串行总线使能信号, SIO_C 是串行总线时钟信号, SIO_D 是串行总线数据信号) 三条引脚。OV7670 芯片上没有SCCE 引脚, 但也可实现单主对单从方式的通讯, 控制总线规定的条件如下: 当SIO_C 为高电平时, 如SIO_D 产生一个下降沿说明数据传输的开场, 如SIO_D

40、产生一个上升沿说明数据传输的完毕; 为了防止传送无用的信息位,分别在传输开场之前、传输完毕之后将SIO_D 设置为高电平。在数据传输期间, SIO_D 上数据的传输受SIO_C 的控制, 当SIO_C 为低电平时, SIO_D 上数据有效, SIO_D 为稳定数据状态, SIO_C 每出现一正脉冲,将传送一位数据。其中两根线的上升和下降时延、上下电平的维持时间都有较严格的要求, 软件的延时时间要根据CPU 速度和GPIO 口的速度准确的计算后才能使通讯保持顺畅。如图3.1 所示:图3.1 SCCB总线时序图配置的具体方法如下: 采用三相写数据的方式,即在写存放器过程中要先发送OV7670 的I

41、D 地址, 然后发送数据的目的存放器地址, 接着为要写的数据。如果给连续的存放器写数据, 写完一个存放器后,OV7670 会自动把存放器地址加1, 程序可继续向下写, 而不需要再次输入地址, 从而三相写数据变为了两相写数据, 由于本系统中只需要对有限个不连续存放器的数据进展更改, 如果采用对全部存放器都加以配置这一方法的话, 会浪费很多时间和资源, 所以我们只对需要更改数据的存放器进展写数据。对于每一个变化的存放器, 都采用三相写数据的方法。三相写数据的传输周期如图3.2 所示：Phase1Phase2Phase3 Phase1: ID Address Phase2: Su b-address

42、/Read Data Phase3: Write Data图3.2 三相写数据示意图3.1.5 图像数据的采集系统配置完毕后, 将进展图像数据的采集。在采集图像的过程中, 最主要的是判别一帧图像数据的开场和完毕时刻。在仔细研究了OV7670 输出同步信号(VSYNC 是垂直同步信号、HREF 是水平同步信号、PCLK 是输出数据同步信号) 的根底上, 用C 语言实现了采集过程起始点的准确控制。图3.3 表示了图像采集期间三个同步信号的时序关系示意图。图 3.3 同步信号示意图VSYNC 的上升沿表示一帧新的图像的到来, 下降沿表示一帧图像数据采集的开场(CMOS 图像传感器是按列采集图像的)

43、。HREF 是水平同步信号, 其上升沿表示一列图像数据的开场。PCLK 是输出数据同步信号。当HREF 为高电平期间, 才能开场有效的数据采集, PCLK 下降沿的到来说明数据的产生, PCLK 每出现一个下降沿传输一位数据。HREF 为高电平期间共传输640 位数据。在一帧图像中, 即VSYNC 为低电平期间, HREF 出现480 次高电平。当下一个VSYNC信号的上升沿到来时, 就说明分辨率640*480 的图像采集过程完毕。3.2 OV7670OV7670的功能如下：高灵敏度适合低照度应用；低电压适合嵌入式应用；标准的SCCB接口，兼容I2C接口；RawRGB,RGB(GRB4:2:2

44、,RGB565/555/444),YUV(4:2:2)和YCbCr (4:2:2)输出格式；支持VGA,CIF,和从CIF到40*30的各种尺寸；Vario Pi*el 子采样方式；自动影响控制功能包括：自动曝光控制、自动增益控制、自动白平衡，自动消除灯光条纹、自动黑电平校准.图像质量控制包括色饱和度、色相、伽玛、锐度和ANTI_BLOOM；ISP具有消除噪声和坏点补偿功能；支持闪光灯：LED灯和氙灯；支持图像缩放；镜头失光补偿；50/60Hz自动检测；饱和度自动调节UV调整；边缘增强自动调节；降噪自动调节。OV7670参数如表3.1所示：表 3.1 OV7670参数感光阵列640*480电源

45、核电压1.8VDV10%模拟电压 A2.45VDV to 3.0VIO电压1.7V to 3.0V功耗工作60mW/15fpsVGAYUV休眠20A温度操作-30到70稳定工作0到50输出格式八位 YUV/YCbCr4:2:2 RGB565/555/444 GRB4:2:2Raw RGB Data光学尺寸1/6视场角25最大帧率30fpsVGA灵敏度1.3V/(Lu*-sec)信噪比46 dB动态围52 dB浏览模式逐行电子曝光1行到510行像素面积3.6 m * 3.6 m暗电流12 mV/s at 60Well capacity B17Ke影响区域封装尺寸3785um*4235um注释：A

46、: 如果使用部LDO给核供电1.8V),I/O电压应该是2.45V或更高,否则必须使用外部1.8V给核供电。B:决定动态围大小和灵敏度的硬件条件,当光电二极管进展光电转换时，转换出来的电荷要储存在电势阱中，阱也就起到暂时储存电荷的作用，但当储存的电荷超过阱的最大容量时就会出现溢出，所以为了防止溢出造成数据丧失及产生噪声，就要及时转移电荷。3.3 OV7670与FPGA的接口电路FPGAOV7670DAC_DATADAC_/HSYNCDAC_/VSYNCDAC_CLOCKDAC_SCLKDAC_SDATA 图3.4 OV7670与FPGA的接口电路图3.4中DAC_DATA为输入数字视频信号，D

47、AC_/HSYNC、DAC_/VSYNC分别为水平和垂直同步信号，DAC_CLOCK为OV7670输出的同步时钟(与存放器的配置数据有关)，DAC_SCLK、DAC_SDATA为OV7670的I2C配置总线。3.4 SCCB总线SCCB是简化的I2C协议，SIO-l是串行时钟输入线，SIO-O是串行双向数据线，分别相当于I2C协议的SCL和SDA。SCCB的总线时序与I2C根本一样，它的响应信号ACK被称为一个传输单元的第9位，分为Dont care和NA。Dont care位由从机产生;NA位由主机产生，由于SCCB不支持多字节的读写，NA位必须为高电平。另外，SCCB没有重复起始的概念，因

48、此在SCCB的读周期中，当主机发送完片存放器地址后，必须发送总线停顿条件。不然在发送读命令时，从机将不能产生Dont care响应信号。由于I2C和SCCB的一些细微差异，所以采用GPIO模拟SCCB总线的方式。SCL所连接的引脚始终设为输出方式，而SDA所连接的引脚在数据传输过程中，通过设置IODIR的值，动态改变引脚的输入/输出方式。SCCB的写周期直接使用I2C总线协议的写周期时序;而SC-CB的读周期，则增加一个总线停顿条件。SCCB是和I2C一样的一个协议。 SIO_C和SIO_D分别为SCCB总线的时钟线和数据线。目前，SCCB总线通信协议只支持100Kb/s或400Kb/s的传输

49、速度，并且支持两种地址形式：从设备地址ID Address，8bit，分为读地址和写地址，高7位用于选中芯片， 第0位是读/写控制位R/W，决定是对该芯片进展读或写操作；部存放器单元地址Sub_ Address，8bit，用于决定对部的哪个存放器单元进展操作，通常还支持地址单元连续的多字节顺序读写操作。SCCB控制总线功能的实现完全是依靠SIO_C、SIO_D两条总线上电平的状态以及两者之间的相互配合实现的。SCCB总线传输的启动和停顿条件如图 过程：采用简单的三相(Phase)写数据的方式，即在写存放器的过程中先发送OV7670的ID地址ID Address，然后发送写数据的目地存放器地址S

50、ub_address，最后发送要写入的数据Write Data,见图3。如果给连续的存放器写数据，写完一个存放器后，OV7670会自动把存放器地址加1，程序可继续向下写，而不需要再次输入ID地址，从而三相写数据变为了两相写数据，由于本系统只需对有限个不连续存放器进展配置，如果采用对全部存放器都加以配置这一方法的话，会浪费很多时间和资源，所以我们只对需要更改数据的存放器进展写数据。对于每一个需更改的存放器，都采用三相写数据的方法。SCCBSerial Camera Control Bus是和I2C一样的一个协议。 SIO_C和SIO_D分别为SCCB总线的时钟线和数据线。目前，SCCB总线通信协

51、议只支持100Kb/s或400Kb/s的传输速度，并且支持两种地址形式：从设备地址ID Address，8bit，分为读地址和写地址，高7位用于选中芯片， 第0位是读/写控制位R/W，决定是对该芯片进展读或写操作；部存放器单元地址Sub_ Address，8bit，用于决定对部的哪个存放器单元进展操作，通常还支持地址单元连续的多字节顺序读写操作。SCCB控制总线功能的实现完全是依靠SIO_C、SIO_D两条总线上电平的状态以及两者之间的相互配合实现的。SCCB总线传输的启动和停顿条件如图3.5所示： 图3.5 SCCB总线时序图过程：采用简单的三相(Phase)写数据的方式，即在写存放器的过程

52、中先发送OV7670的ID地址ID Address，然后发送写数据的目地存放器地址Sub_address，最后发送要写入的数据Write Data,见图3。如果给连续的存放器写数据，写完一个存放器后，OV7670会自动把存放器地址加1，程序可继续向下写，而不需要再次输入ID地址，从而三相写数据变为了两相写数据，由于本系统只需对有限个不连续存放器进展配置，如果采用对全部存放器都加以配置这一方法的话，会浪费很多时间和资源，所以我们只对需要更改数据的存放器进展写数据。对于每一个需更改的存放器，都采用三相写数据的方法。3.5 SRAM与FPGA的接口电路由于FPGA芯片部的RAM资源有限，不能存储过多

53、的视频数据并对其进展处理，因此在本系统设计中，外加了两片SRAM芯片来辅助FPGA进展视频信号采集。两片SRAM可以进展16位的数据存储，这样OV7670可以根据需要配置为8位或16位数据的工作模式，提高了系统的灵活性。对SRAM的要求：其部完全由静态异步电路构成，无需输入时钟信号，也不必对芯片进展刷新，即可直接对无用数据进展覆盖。在实际的设计中为了保证控制信号的有效性，3条控制线SRAM_/WE、SRAM_/OE, SRAM_/CS分别加了一个4.7K的上拉电阻后才与FPGA芯片连接。具体电路如图3.6所示：ADDR18-0SRAM_/WESRAM_/OESRAM_/CSFPGASRAM(A

54、)DATA7-0SRAM(B)DATA15-8 图 3.6 SRAM与FPGA的接口电路.1第4章 系统软件设计4.1 现场可编程门阵列器件为了产生系统所需的时序, 采用现场可编程门阵列器件( FPGA) , FPGA 包括可编程逻辑宏单元、可编程I/ O 单元、可编程部连线三种构造, 其集成度远远高于PAL、GAL、EPLD 等可编程器件, 并在速度上具有一定的优势。它是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的, 解决了定制电路的缺乏, 又抑制了原有可编程门电路数有限的缺点。4.2 CMOS存放器配置时序的VHDL描述时序局部的主要功能是驱动CMOS 图像传感器的正常工作

55、, 驱动时序的要求使得驱动电路的设计规模较大, 复杂程度高, 很难用传统的方式描述,必须采用更高层次的描述方法, 实现自顶向下的设计, 因此可以用VHDL 语言与FPGA 器件结合, 设计的关键就是用VHDL 语言描述SCCB的配置时序关系。根据自顶向下的设计方法, 确定输入输出信号, 同时根据时序分析划分功能模块, 然后把所有的输入输出信号分配到各个功能模块中, 每个功能模块分别进展VHDL 设计输入、功能仿真、后仿真。在各个功能模块实现其各自功能后, 然后到顶层设计当中, 再完成顶层的VHDL 设计输入、功能仿真、综合、后仿真, 直至最后到达设计要求。4.3系统软件4.3.1 初始化图像传

56、感器初始化，包括设置图像传感器的图像窗口、帧频、曝光时间等。该局部程序基于状态机设计，全部采用默认值，通过修改实现不同的设置到达满意的图像效果，状态aa、b、c、d、e、f、start 为顺序执行，局部程序如下：input cam_clk; (图像传感器的基准时钟)input reset; (复位信号)output3:0 a; (地址线)inout 7:0 data; (双向数据线)output csb; (芯片片选)output web; (存放器写使能)output oeb; (数据总线数据使能)输出信号的设置如下：(初始状态：总线在空闲时为高阻态)aa:begin a = 4b0110;

57、data = 8b00000000;oeb = 1;csb= 0;web = 0;end (设置存放器HWCTL)b: begin a = 4b0111;data = 8b00000000;oeb = 1;csb= 0;web = 0;end (设置存放器VWCTL 得到最大图像窗口)c: begin a = 4b0100;data = 8b00000000;oeb = 1;csb= 0;web = 0;end (设置存放器FRCTL 得到最高帧频)d: begin a = 4b0101;data = 8b00000000;oeb = 1;csb= 0;web = 0;end(设置存放器MCT

58、L)e: begin a = 4b0001;data = 8b00000000;oeb = 1;csb= 0;web = 0;end (设置存放器FCTL)f: begin a = 4b0010;data = 8b11111111;oeb = 1;csb= 0;web = 0;end (设置存放器E*CTL 选择自动曝光)start:begin oeb = 0;csb= 0;web = 1;a = 4b1000;end (选通视频存放器，准备接收数据)该局部程序仿真如图4.1。可见，FPGA对图像传感器初始化后，选通视频存放器开场接收数据。图4.1 初始化程序仿真图4.3.2 接收数据数据存储采用两片 SRAM 存储器，每片每次存储一帧图像，当写完第一帧后，外部连接的微处理器可以根据需要取出数据进展处理，而控制器可以继续将下一帧图像写入另一片存储器。存储器的选该局部仍采用状态机设计，根据 OV5017 输出的帧同步信号、行同步信号和像素时钟来决定状态的转换，图4.2为该局部的状态转换：图4.2 状态转化图状态 A：等待一帧数据的完毕，如果VSYNC1，表示一帧数据完毕，转到状态B；状态 B：等待一帧数据的开场，如果VSYNC