数字电子电路第4章1资料

1、11、半加器能对两个1位二进制数相加求和(qi h)及进位的逻辑电路称为半加器。加数(ji sh)本位的和向高位的进位01100001共三十六页22、全加器对两个1位二进制数相加并考虑低位进位，求和及进位的逻辑电路(lu j din l)称为全加器。0110100100010111共三十六页3全加器的逻辑(lu j)符号共三十六页4 用与非门和异或门实现(shxin)全加器全加器的实现(shxin)可以有多种形式.共三十六页5 用与门和或门实现(shxin)全加器共三十六页6 用与或非门及少量(sholing)非门实现的全加器共三十六页7双1位全加器逻辑(lu j)引脚图14 13 12 11

2、 10 9 8 1 2 3 4 5 6 7 CT54LS183VCC 2Ai 2Bi 2Ci-1 2Ci 2Si1Ai 1Bi 1Ci-1 1Ci 1Si GND共三十六页8实现多位二进制数相加的电路(dinl)称为加法器。例：实现4位二进制加法4.4.1 多位二进制数加法器四位(s wi)二进制数加法器4.4 集成全加器 B3 B2 B1 B0 A3 A2 A1 A0+ S3 S2 S1 S0C3共三十六页9串行进位(jnwi)加法器构成：把n位全加器串联起来，低位全加器的进位输出连接(linji)到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。共三十六页10

3、四位(s wi)集成全加器逻辑符号共三十六页111、多位二进制减法器2、原码、反码和补码 原码就是自然二进制码。 二进制中正数的原码、反码和补码都相同(xin tn)；二进制中负数的反码就是将原码中的各位取反，补码就是反码加1。1、由加补码完成减法(jinf)运算 十分钟page71（-x）的补码除了可以用 模-x 得到，也可以通过原码各位取反加1得到。4.4.1 4位二进制数加法器应用共三十六页123、由四位(s wi)集成全加器构成四位(s wi)减法器 被减数“1” 减数1111共三十六页13 十进制加法器可由BCD码(二-十进制码)来设计(shj)，它可以在二进制加法器的基础上加上适当

4、的“校正”逻辑来实现，该校正逻辑可将二进制的“和”改变成所要求的十进制格式。 2、 十进制加法器4位二进制全加器构成(guchng)1位十进制加法器 共三十六页14A+B 9A=0011 ,B=0010 0 0 1 1 + 0 0 1 0 0 0 1 0 1二进制加法 十进制加法（BCD编码）9A+B18A=0101 ,B=0110 0 1 0 1 + 0 1 1 0 0 1 0 1 1二进制加法 十进制加法（BCD编码）A=1000 ,B=1001 1 0 0 0 + 1 0 0 1 1 0 0 0 1二进制加法 十进制加法（BCD编码） 0 0 1 1 + 0 0 1 0 0 0 1 0

5、1 0 1 0 1 + 0 1 1 0 1 0 0 0 1 5 + 6 1 1 1 0 0 0 + 1 0 0 0 1 0 1 1 1 8 + 9 1 7共三十六页自然四位(s wi)二进制数加法结果十进制加法(jif)运算结果（BCD编码）结果相同！=999加6修正！共三十六页16采用二进制加法器进行十进制加法运算时，在二数相加的和数小于等于(dngy)9时，十进制运算的结果是正确的；而当相加的和数大于9时，结果不正确，必须加6修正后才能得出正确的结果。这是因为，BCD码加法运算逢十进一，而4位二进制加法运算是逢十六才进一。 问题：1）2)和的运算结果共三十六页17自然四位二进制数加法(ji

6、f)结果9BCD编码加法运算(yn sun)结果9加法器进位条件共三十六页18自然四位二进制数加法(jif)结果9BCD编码加法运算(yn sun)结果9加6修正！当 时，和的运算结果 共三十六页19一位8421码加法器S3S1S3S2加法器进位(jnwi)条件共三十六页 把二进制码按一定规律编排，使每组代码具有一特定的含义，称为(chn wi)编码。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以(ky)表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n N4.5 编码器与译码器共三十六页4.5.1 二进制编码器将输入(shr)信号编成二进制代码的电路

7、。2n个n位编码器高低电平信号二进制代码共三十六页(1) 分析要求，确定二进制代码的位数： 输入(shr)有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1) 将 I0、I1、I7 8个信号编成二进制代码。(2) 编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效(yuxio)。(3) 设输入信号高电平有效。1、3位二进制编码器共三十六页 (2) 列真值表：拨码盘I7I6I5I4I3I2I1I0ABC0000000100000000010001000001000100000100001100010000

8、100001000001010100000011010000000111输入8个互斥的信号(xnho)输出3位二进制代码共三十六页240 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4I5I6I7输入输 出Y2 Y1 Y0共三十六页 (3) 写出逻辑(lu j)式并转换成“与非”式Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I

9、5 I7.= I1 + I3+ I5 + I7共三十六页 (4) 画出逻辑图11110000000I7I6I5I4I3I1I21111111&Y2&Y1&Y0共三十六页 当有两个或两个以上的信号(xnho)同时输入编码电路，电路只能对其中一个优先级别高的信号(xnho)进行编码。 即允许几个信号同时有效，但电路只对其中优先级别(jbi)高的信号进行编码，而对其它优先级别(jbi)低的信号不予理睬。2、3位二进制优先编码器共三十六页28设I7的优先(yuxin)级别最高，I6次之，依此类推，I0最低。真值表2、3位二进制优先(yuxin)编码器共三十六页29真值表共三十六页30真值表共三十六页3

10、1真值表共三十六页328线-3线优先(yuxin)编码器共三十六页333、集成(j chn)3位二进制优先编码器集成(j chn)3位二进制优先编码器CT54LS148共三十六页34集成(j chn)3位二进制优先编码器CT54LS148的真值表输入：逻辑(lu j)0(低电平）有效输出：逻辑0(低电平）有效使能输入端EI为使能输入端，低电平有效。Eo为使能输出端，通常接至低位芯片的端。 EI和Eo配合可以实现多级编码器之间的优先级别的控制。S为扩展输出端，是控制标志。 S 0表示是编码输出； S 1表示不是编码输出。共三十六页35编码器应用举例：利用两片优先编码器CT54LS148构成(guchng)编码键盘电路。共三十六页内容摘要1。对两个1位二进制数相加并考虑低位进位，求和及进位的逻辑电路称为全加器。用与门和或门实现全加器。2、原码、反码和补码。二进制中负数的反码就是将原码中的各位取反，补码就是反码加1。（-x）的补码除了可以用 模-x 得到(d do)，也可以通过原码各位取反加1得到(d do)。4.4.1 4位二进制数加