微机原理:CH2 8086系统结构_第1页
微机原理:CH2 8086系统结构_第2页
微机原理:CH2 8086系统结构_第3页
微机原理:CH2 8086系统结构_第4页
微机原理:CH2 8086系统结构_第5页
已阅读5页,还剩56页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第二章 8086系统结构12.1 8086CPU结构2.2 8086CPU的引脚及其功能2.3 8086存储器组织2.4 8086系统配置2.5 8086CPU时序2.6 小结2.1 8086CPU结构一、Intel 8086CPU主要特性 数据总线:16位 地址总线:20位 内存空间:CPU可直接寻址1MB内存空间 端口地址线:16位 时钟频率:5MHz、 8MHz、 10MHz工作模式:单处理器工作模式、多处理器工作模式 流水线工作方式:取指令、执行指令并行进行 兼容性:与8080、8085兼容二、8086CPU的内部结构 8086CPU内部按功能可分为两部分:1、BIU(总线接口部件)功

2、能:地址形成、取指令、指令排队、 读/写操作数、总线控制2、EU(执行部件)功能:指令译码、指令执行组成部件见下页图(教材P23 图2-1 )8086CPU的内部组成 执行单元(EU)总线接口单元(BIU) 总线控制逻辑 指令指针寄存器IP 段寄存器 地址加法器 指令队列缓冲器1、BIU执行单元(EU)总线接口单元(BIU) 算术逻辑单元(ALU) EU控制电路 寄存器组、U8086CPU的内部组成 8086EUBIUBUS取指1忙取指2忙执指1取指3忙执指2取指4忙执指3取指5忙执指4ttt执指5忙3、8086的内部结构特点: 指令的提取与执行分别由BIU和EU两部件完成,二者既独立又相互配

3、合 并行工作。工作过程动画演示 寄存器:用于存放运算过程中所需要操作数地址、操作数及中间结果;特点:在CPU内部; 存取速度比存储器快得多; 容量小;8086CPU内部有4组16位寄存器(P24 图2-2)。三、寄存器结构 目的变址寄存器 Destination IndexSIDIBPSPAX 累加器 AccumulatorBX 基数寄存器BaseCX 计数寄存器CountDX 数据寄存器DataAHBHCHDHALBLCLDLIPPSWDSESSSCS数据段寄存器Data Segment附加段寄存器Extra Segment堆栈段寄存器Stack Segment代码段寄存器Code Segm

4、ent状态标志寄存器Program Status Word指令指针寄存器Instruction Pointer变址寄存器段寄存器控制寄存器通用寄存器源变址寄存器 Source Index基址指针寄存器 Base Pointer堆栈指针寄存器 Stack Pointer指针寄存器数据寄存器8086CPU 寄存器组1、通用寄存器组常用来存放参与运算的操作数或运算结果特殊用途见 P26表2-1 2、指针和变址寄存器可作通用寄存器,存放一般操作数或运算结果作指针和变址寄存器,用于存放某段地址偏移量3、段寄存器 用于存放逻辑段的段基地址4、指令指针和标志位寄存器 IP存放下一条指令在现行代码段中的偏移地

5、址 PSW用来存放运算结果的特征,常用作后续条件转移指令的转移控制条件。状态标志:存放运算结果的特征 6个状态标志位(CF,PF,AF,ZF,SF,OF)控制标志:控制某些特殊操作 3个控制标志位(TF,IF,DF)标志位寄存器PSW具体格式:CF(进位标志):保存加法的进位和减法的借位,有进位或借位时CF=1,否则CF=0PF(奇偶标志):表示计算结果低8位 1的个数是奇数还是偶数. 偶数个PF1,否则,PF0AF(辅助进位):保存加法或减法结果第4、5位之间的进位或借位。有则AF=1,否则,AF=0 状态标志位的名称和定义如下:ZF(零标志):表示运算结果是否为零,为零则ZF1SF(符号标

6、志):保存运算结果的算术符号。SF1,表示本次运算结果的最高位(第8位或第16位)为“1”,否则SF0。OF(溢出标志):溢出是在两个带符号数相加、减时可能产生的。溢出则OF1,否则OF=0 对无符号数操作则不用考虑溢出标志。例:P28 例2.2例2.2 将5394H与-777FH两数相加,并说明标志位状态:解:设X=5394H,Y=-777FH,由:X+Y补=X补+Y补X补=0101 0011 1001 0100BY补=1111 0111 0111 1111B补=1000 1000 1000 0001B 0101 0011 1001 0100B + 1000 1000 1000 0001B

7、1101 1100 0001 0101BX+Y原= X+Y补补=X补+Y补补=1010001111101011B所以: X+Y=-010 0011 1110 1011B=-23EBH标志位:CF=0,PF=0,AF=0,ZF=0,SF=1,OF=0TF(单步标志):T=1可使微处理器进入跟踪方式,即单步调试状态。IF(中断允许标志):用来控制CPU是否能够响应可屏蔽中断。IF1表示允许CPU响应可屏蔽中断。DF(方向标志):在串操作指令中,通过 D 可选择对 DI / SI 寄存器的内容进行递增或递减方式. D=1,寄存器内容自动递减; D=0,则相反。 控制标志位的名称和定义如下:2.2 8

8、086CPU的引脚及其功能1、8086CPU芯片:40引脚、双列直插式封装、由于工艺限制,部分引脚采用分时复用技术;2、8086CPU有两种工作模式:最小模式:只有8086CPU一个处理器(单机系统)最大模式:有两个或多个微处理器,系统中所需要的控制信号由总线控制器8288提供(多机系统)一、概述1、P29 图2-3 8086CPU外部引脚 P29P32 各引脚定义二、8086CPU在最小模式中的引脚定义2、外部引脚信号小结地址/数据线(20) A19/S6A16/S3, AD15AD0 特点:分时复用 T1:地址有效,T2T4:数据或状态有效电源、地线(3)“/”:两边信号电平一样,表示分时

9、复用控制信号线(17)(1)系统控制线(CPU输出)(7) M/IO#、ALE、BHE#、RD#、WR#、DT/R#、DEN# (2)CPU控制信号(输入CPU)(5) RESET、CLK、READY、TEST#、MN/MX#(3)中断处理信号(3) NMI、INTR、INTA#(4)总线保持信号(DMA方式)(2) HOLD、HLDA“/”:两边电平不同,表示电平不同作用不同“-”:表示低电平有效;这里用”#”代替三、8088与8086CPU的不同之处1.8088CPU指令队列长度是4个字节; (见P34)2. BIU的总线控制电路与外部交换数据的总线宽度是8位;与专用寄存器组之间的DB宽度

10、也是8位;3.8088的外部数据总线只有8位;4.8088中,用IO/M#信号代替M/IO#信号线; (28脚)5.8088中, BHE#(34脚)信号线改为SS0#2.3 8086存储器组织1、存储器地址的分段管理存储器的要求:以字节为单位存储信息, 每个存储单元有唯一的地址。分段管理的原因:8086系统有20根地址线可寻址1MB内存空间,即需要20位的物理地址,但CPU内部寄存器只有16位(只能寻址64K字节)。为扩大寻址范围,所以采取存储器的分段管理。一、存储器地址分段方法: 1MB的存储器空间分成许多逻辑空间,每一个逻辑空间是存储器中可独立寻址的一个逻辑单位,称逻辑段,每个段的长度最大

11、64K字节。分段管理的特点:起始点可浮动;可分开或重叠;实际地址由段地址、段内偏移地址组成;段首地址必须能被16整除2、物理地址的形成逻辑地址:存储器的任一个逻辑地址由段基址和偏移地址组成,程序设计时采用。物理地址:存储器的绝对地址,从00000FFFFFH,它是由逻辑地址变换而来。 即:物理地址=段基址16+偏移地址。放在段寄存器中的地址(CS、DS、ES、SS)从段地址开始的相对偏移位置(放在指令指针寄存器IP、16位通用寄存器中)物理地址的实现:用BIU中的地址加法器来实现逻辑地址到物理地址的转换;CPU访问内存时,段寄存器的内容(段基址)自动左移4位(二进制),与段内16位地址偏移量相

12、加,形成20位的物理地址;过程如右图所示: 0000段基址16位偏移地址16位地址加法器物理地址20位3、逻辑地址的来源访问存储器的操作类型不同, BIU所使用的逻辑地址来源也不同。(逻辑地址的来源如下表所示)CS、SS、ESCS、SS、ES段寄存器与其他寄存器组合寻址存储单元的示意图段基址CS偏移地址IP段基址DS或ESSI,DI或BX段基址SSSP或BP代码段数据段堆栈段有逻辑地址DS:DI1000H:2000H,求物理地址物理地址为: DS16+DI= 1000H10H2000H=12000H已知物理地址12345H,写出两组逻辑地址 1000H:2345H 1234H:0005H 10

13、01H:2335H 等等例1: 已知CS=1055H,DS=250AH,ES=2EF0H, SS=8FF0H,数据段有一操作数,其偏移地址=0204H,1) 画出各段在内存中的分布 2) 指出各段首地址 3) 该操作数的物理地址=?10550H250A0H2EF00H8FF00HCSSS CSDSES解:各段分布及段首址见右图所示;操作数的物理地址为:250AH10H+0204H = 252A4H例2:1、分体结构的概念8086系统中,1MB的存储器空间分成两个存储体:偶地址和奇地址存储体,各512KB,示意图如下:二、8086存储器的分体结构A18A0A18A0偶地址存储体与8086数据线低

14、8位相连,由A0控制 奇地址存储体与数据线高8位相连,由BHE#控制A0、BHE#功能组合如下表所示:2、分体结构的读写操作数据的存储与表示:字节数据:一个字节存储一个单元;如存储单元00100H中的内容为34H,可表示为:(00100H)=34H字数据:一个字存于相邻两个单元(小地址格式); 如:(00100H)=1234H;(00103H)=0152H一个字可以从偶地址开始存放(称规则字),也可以从奇地址开始存放(称非规则字) 。8086CPU 访问存储器时,总是以字为单位进行,并从偶地址开始。 读存储器示意图如下:(P39 如图2-12)332211001000000(a)从偶地址开始读

15、一个字节33221100100001110001(b)从奇地址开始读一个字节3322110010000100022233(c)从偶地址开始读一个字3322110010000100012211(d)从奇地址开始读一个字若字单元地址从奇地址开始,读写一个字需访问两次存储器若字单元地址从偶地址开始,读写一个字只需访问一次存储器1、堆栈:内存中按LIFO方式操作的特殊存储区域2、特点:用于中断或子程序调用,存放返回地址、过程参数等需要暂时保护的数据专用指令 PUSH,POP每次压栈和出栈均以WORD为单位SS存放堆栈段基址,SP存放段内偏移地址, SS:SP构成了堆栈指针CPU自动管理SP的变化三、堆

16、栈的概念3、堆栈操作入栈:执行PUSH指令,CPU自动修改指针SP-2SP,使SP指向新栈顶;然后将低位数据压入(SP)单元,高位数据压入(SP+1) 单元。出栈:当执行POP指令时,CPU先将当前栈顶SP(低位数据)和SP+1(高位数据)中的内容弹出,然后再自动修改指针,使SP+2SP,SP指向新栈顶。【注意】:先进入的内容要后弹出,PUSH 和POP指令要成对。例:假如当前SSC000H,堆栈段64K,SP=1000H,指出当前栈顶在存储器中的位置。若AX=3322H,BX=1100H,CX=6655H,执行指令PUSH AX,PUSH BX,再执行指令POP CX ,此时堆栈中内容发生什

17、么变化,AX,BX,CX中的内容是什么?P40 例2.3、例2.4解:(1)栈顶位置,即栈顶的物理地址为: SS*10H+SP=C000H*10H+1000H=C1000H (2)执行过程及变化如下图所示:2233AX 0011BX 5566CX (a)初始状态栈底C0000C1000SP 向上增长 33221100C0FFESP (b)执行PUSH AX,PUSH BXC0000C10002233PUSH AX 0011PUSH BX 5566CX (c)再执行POP CX 33221100C0000C1000SP 2233AX 0011BX 0011POP CX 堆栈指令执行过程动画演示作

18、 业 教材P55 1、6、 9(2)、 10(4) 11(4) 、 12、132.4 8086系统配置1、系统配置方式 最小模式(CPU的管脚MN/MX#接高电平5V) 最大模式(CPU的管脚MN/MX#接低电平或地)2、系统配置特点 最小模式是单机系统。系统中所需要的控制信号全部由8086CPU本身直接提供。 最大模式可构成多处理机系统,系统中所需要的控制信号由总线控制器8288提供。3、CPU的2431 引脚意义不同一、简述 以8086CPU构成的最小模式的基本配置,除了存储器、IO接口芯片外,还要加入:1片8284A,作为时钟发生器3片8282/8283或74LS373,作为地址锁存器

19、解决引脚分时复用问题2片8286 /8287或74LS245 ,作为双向数据总线收发器 增强CPU总线驱动能力二、最小模式系统具有三态缓冲功能的8位数据锁存器; 8282的输入和输出信号同相(8283反相)。1、地址锁存器8282/8283三态8位双向数据收发器,可增加驱动能力;8286数据输入与输出同相(8287反相)。2、双向数据总线收发器8286/8287产生CLK信号,做CPU内部和外部的时间基准信号3、时钟发生器8284自学4、8086CPU构成的最小模式的典型配置2.5 8086CPU时序 想要了解指令的执行过程,除了了解CPU内部结构外,还必须了解CPU时序。一、基本概念1、时序 为实现某个操作,芯片上的引脚信号在时钟信号(从CLK接入)的统一控制下,按一定的时间顺序发出有效信号,这个时间顺序就是时序。2、时序图 描述某一操作过程中芯片/总线上有关引脚信号随时间发生变化的关系图,即时序图。3、时钟周期T CPU的基本定时单位;时钟频率的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论