微机重点解答

1、微机原理与接口技术总复习第1章概述计算机系统的基本结构(5大件)，微机系统的3大总线，微处理器CPU人：输入设备、输出设备、运算器、存储器、控制器。数据总线(DB)、地址总线(AB)、控制总线(CB)。Intel 8086数据处理长度为16位，地址总线宽度为20位，Intel 80386数据总线宽度为32位，地址总线宽度为32位。Pentium处理器内部总线32位，外部总线64位。冯.诺依曼关于程序存储的原则A：程序和数据以二进制代码形式不加区别地存放在存储器中，存放位置由地址确定。 控制器根据存放在存储器中地指令序列(程序)进行工作，并由一个程序计数器控 制指令地执行。控制器具有判断能力，能

2、根据计算结果选择不同的工作流程。基本概念:字节，字,BCD码.A：字节：8个连续的二进制位组合在一起表示1个字节。字：2个字节。BCD码：用4位二进制数来表示1位十进制数中的09这10个数码。第2章16位和32位微处理器8086CPU数据总线16位 地址总线20位，最大寻址1MB。80386数据总线32位，地 址总线32位，最大寻址4GB。8086 常用的弓I脚(INTR INTA HOLD HLDA IOW IOR MEMW MEMR ALE),只是搞清信号的含 义。A： INTR:可屏蔽中断请求信号INT(输入)。INTA：(输出)中断响应信号是对INTR输入引脚的响应。HOLD：(输入)

3、保持请求信号用来申请一次直接存储器存取(DMA)，高电平有 效。HLDA：(输出)-CPU响应HOLD信号，高电平有效。IOW： I/O端口的写控制信号。IOR： I/O端口的读控制信号。MEMW :存储器的写控制信号。MEMR :存储器的读控制信号。ALE :地址锁存允许信号，输出。8086时序(总线时序)A：在微机系统中，CPU是在时钟信号控制下，按节拍有序地执行指令序列。从取指令 开始，经过分析指令、对操作数寻址，然后执行指令，保存操作结果，这个过程称为指令执 行周期。在一个指令执行周期中，通过总线进行一次对存储单元或I/O端口读或写的操作过 程称为总线周期。8086系统总线周期由四个时

4、钟组成(T1-T4)，需要时还要加入数量不定的 等待周期(Tw)。若在完成一个总线周期后不发生任何总线操作，则填入空闲状态时钟周期 (Ti)；若存储器或I/O端口在数据传送中不能以足够快的速度做出响应，则在T3与T4间插入一个或若干个Tw。8086CPU对存储器的管理（分4个段，段地址，偏移地址，实际物理地址）8086地址总线， 数据总线宽度，每段最大长度64KB，段首地址的条件（低4位为0），最大寻址能力1MB。8086CPU内部段寄存器CS，DS，SS，ES、指令指针IP、栈顶指针SP、BP、计数寄存器 CX，I/O寻址的寄存器DX，8位累加器AL，16位累加器AX，各标志位：CF、OF、

5、IF、SF、 ZF、PF、AF。80386地址总线，数据总线宽度，最大寻址能力。80386对存储器的管理：分段管理和分页管理的原理，每段的最大长度4GB，每页4KB。A：数据总线宽度为32位，地址总线宽度为32位，可寻址能力为4GB。分段管理原理：将存储空间分为若干个段，存储单元的地址为：段基地址（32位）+段内偏移地址（32位）其中段基地址通过指令中的段寄存器间接获取，偏移地址由指令中的寻址方式获取。如MOV AX, DS: EBX存储单元的段基地址通过DS寄存器间接获取偏移地址为EBX寄存器的内容分页管理原理：用户程序的地址空间被划分成若干固定大小的区域，称为“页”， 相 应地，内存空间分

6、成若干个物理块，页和块的大小相等。可将用户程序的任一页放 在内存的任一块中，实现了离散分配。CISC RISC典型应用A： CISC是指复杂指令系统计算机；RISC是指精简指令系统计算机。在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作 也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。早期的桌面软件是按CISC设计的。绝大部分UNIX工作站和服务 器厂商均采用RISC芯片作CPU用。第4章存储器与高速缓冲SRAM,DRAM,EEPROM的基本性质（存储器速度，集成度，哪些适合做FLASH存储器,CACHE, 主存）A： SRA

7、M（静态随即存储器）：（1）速度非常快，不需要刷新，简化外围电路。（2）内部管子 较多，功耗大，集成度低，是目前读写最快的存储设备。适合做CACHE。DRAM（动态随即存储器）：（1）每次读出后，内容被破坏，要采取恢复措施，需刷新， 外围电路复杂。（2）集成度高，功耗低，保留数据的时间很短，速度也比SRAM慢， 不过它还是比任何的ROM都要快。适合做主存。EEPROM（电擦除存储器）：（1）是一种在线可编程只读存储器，它能像RAM那样随机 地进行改写，又能像ROM那样在掉电的情况下所保存的信息不丢失，兼具RAM和 ROM的双重功能特点。可按字节分别进行擦除。（3）一般容量都不大。速度快，适 合

8、做FLASH存储器。RAM ROM及典型应用A：第5章I/O编址方式,CPU与I/O交换数据用哪个寄存器（8位AL,16位AX）.A： 8086/8088系统采用独立的I/O编址方式，即I/O端口地址与存储单元地址相互独立。规定I/O端口地址范围：0000HFFFFH。I/O地址译码器的设计。例：7654 3210AAAA AAAA当且仅当I/O地址=300H时，输出为低电平，该低电平正好可以作为接口芯片的片选 信号。当I/O地址为其它值时，输出为高电平（片选无效）。3. I/O数据的类别:数据信息，状态信息，控制信息.基本的I/O端口数据的读写操作.（I/O在 FFH以下，怎样读写,I/O地

9、址大于FFH,利用DX间接寻址）。4. I/O端口与计算机系统交换数据的4种方式1）无条件传送2）查询方式：已知状态位，怎样传输1个数据块？3）中断方式4）DMA方式4种传送方式的基本工作原理要搞清楚。A：无条件传送原理：CPU在没有查询外设的状态或者已知外设准备好的情况下，利 用IN和OUT指令与外设的数据口交换数据。查询方式原理：I/O接口设计一个状态寄存器，来描述I/O接口的实际状态oCPU在 进行数据读写时，先查询I/O接口的状态，再进行数据传送。中断方式原理：在输入时，若外设的输入数据已存入寄存器；或输出时，外设已准 备好接受数据，则由外设向CPU发出中断请求，CPU就暂停原执行的程

10、序（即实 现中断），转去执行输入或输出操作（中断服务），待输入输出操作完成后再返回， CPU继续执行原来的程序。DMA方式原理：用专用的硬件控制外设与内存直接交换数据（DMA），而不通过 CPU，这样数据传送的速度的上限就取决于存储器的工作速度。5.I/O端口的读写操作。第6章并行通信和串行通信异步串行通信规程（格式）1个起始位,5-8个数据位,1个奇/偶校验位,1 1.5 2个停止位, 若干分界位。同步（面向比特）串行通信规程:起始和停止标记:01111110B,地址场，控制场,数据场，校验 场。什么是奇校验，什么是偶校验？A：奇校验：保证发送的一个字符中，“1”的个数为奇数。偶校验：保证发

11、送的一个字符中包含偶数个“1”，如果字符中“1”的个数为奇数， 则惟校验位加“1”，否则加“0”。奇偶校验/CRC校验典型应用7. 8255 3种工作方式，端口 A,端口 B,端口 C可以工作的方式是哪些？A：方式0（基本的输入/输出方式）使8255A作为缓冲输入设备或锁存输出设备。方式1（选通输入输出方式）端口 A或端口 B作为锁存输入/输出设备，端口 C给端口 A和B提供控制信号。方式2（双向传输方式）可以使外部设备利用A 口的8位数据线发送和接收数据，C 口 的高5位，用作控制信息和状态信息。8255初始化编程8255在方式0,方式1下的应用.8255状态字的含义（给出控制字格式和状态字

12、格式，信号的含义:IBF,OBF,ACK,STB）.第 7 章 8259,8253中断向量表的格式CPU怎样保护断点（CS,IP,FLAG的值入栈）,CPU怎样获取中断向量，怎 样计算出中断服务程序的入口地址？A：IBM-PC系列微机支持256种中断，系统给每个中断分配一个中断信号，依次为0-FFH， 如我们用过的DOS功能调用中断号为21H。每个中断类型都对应着自己的中断服务子程序， 且这些中断服务子程序在计算机启动后常驻内存。1）保护断点：CPU在收到中断源发出的中断请求后、在现行指令执行完后，响应中断， 并根据提供的中断信号获取中断向量：1.SP-SP-2FLAG-SPPUSHFLAG2

13、.SP-SP-2CS-SPPUSHCS3.SP-SP-2IP-SPPUSHFLAG4.IP-4*nCS-4*n+2在执行n号中断服务程序时，CPU通过以下公式获取入口地址：IP-4*nCS-4*n+2中断处理的4个过程A：中断请求、中断响应、中断执行、中断返回。8259处理中断的过程（从中断源发出IR中断信号开始，一直到8259中断结束），特别是: 中断响应周期（CPU发出2个INTA回应信号的过程,CPU与8259之间所做的工作）A：中断响应过程：中断请求、中断响应、中断执行、中断返回。周期：在CPU收到中断控制器输出的中断请求INT后，如果当前一条指令已执行 完且中断标志位IF=1，那么C

14、PU进入中断响应周期，它要通过总线控制器发出两个连续中 断应答信号INTA完成一个中断响应周期。1）当总线控制器发出第一个INTA脉冲时，CPU输出有效的总线锁定信号LOCK，使总线 在此期间处于封锁状态，防止其他处理机或DMA控制器占用总线。与此同时，8259A将判 优后选中的最高优先级置位ISR，而相应的IRR位被清零。2）当总线控制器发出第2个INTA脉冲时总线锁定信号LOCK撤除总线被解封地址允许信 号ALE也由CPU改为低电平无效即允许数据线工作正好此时中断控制器将当前中断服务程 序所对应的中断号通过数据线送入CPU。8253初始化编程8253的6种工作方式的最基本的意思A： 一、方

15、式0计完最后一个数时中断。二、方式1可编程序的单拍脉冲。三、方式2速率发生器。四、方式3方波速率发生器。五、方式4软件触发选通。六、方式5硬件触发选通。8253的常见用途（方波发生器，延时计数）A： 一、功能结构82535是XT机中外围支持电路之一，提供动态刷新系统时钟中断和 扬声器发声的功能。二、初始化编程1）计数器0 MOVAL,00110110B;方式3,二进制计数.OUT43H,ALMOVAL,0OUT40H,ALOUT40H,AL;初值为0最大2）计数器1 MOVAL,01010100B;方式2只写低8位二进制计数OUT 43H,ALMOV AL,12HOUT 41H,AL3）计数器2MOV AL,10110110B; 方式3，二进制计数OUT 43H,ALMOV AX,0533HOUT 42H,ALMOV AL,AHOUT 42H,AL第8章D/A, A/D转换权电阻,T型电阻解码电路的原理?.DAC0832的应用:如三角波,锯齿波，方波发生器计数式，逐次逼近式A/D转换的原理A：这种A/D转换原理最简单直观，它由D/A转换器、计数器和比较器组成。工作时， 计数器由零开始计数，将其计数值送往D/A转换器进行转换，将生成的模拟信号与输入模拟 信号在比较器内进行比较，若前者小于后者则计数值加1，重复D/A转