第一章-数字逻辑电路基础知识课件

1、第二部分微机原理主讲教师：喻红第7章输入与输出1I/O接口是CPU与外设之间相互联系的纽带。为CPU与外部输入/输出设备相连接而专门设计的逻辑电路，称为I/O电路。7.1概述2一、I/O接口的功能及构成二、MCS51的I/O口三、I/O接口的扩展（省略）内容：31地址译码指定外设端口，以便CPU对外设进行寻址。2数据缓冲和锁存缓冲电路通过总线隔离保证同一时刻CPU只与一个外设交换信息；数据锁存实现高速CPU向低速外设传送数据。3信息转换信息转换实现CPU与外设间不同种类信号的转换。4通信联络通信联络协调CPU与外设之间的信息交换过程。7.1.1I/O接口电路的功能41数据信息数字量信息：二进制

2、数、开关量、脉冲量模拟量信息：模拟电压或电流2状态信息外部设备所处工作状态。3控制信息CPU发送给外设的控制信息。7.1.2I/O接口传送的信息57.1.3I/O接口的构成6端口：接口部件中能被CPU直接访问的寄存器，每个端口分配一个端口地址，CPU通过对端口地址的访问实现I/O接口操作。编址方式：统一编址：I/O端口和存储器公用一个地址空间，即把每个I/O端口当作一个存储器单元。无需专用指令，处理能力强；占用存储器地址空间，指令执行时间长。独立编址：端口地址与存储器地址分开。需专门的I/O指令和接口信号；处理速度快，不占存储器地址空间。MCS51采用统一编址方式。7.1.4I/O端口的地址分

3、配7CPU与外设之间的数据传送方式：1程序传送2中断传送3直接存储器存取传送（DMA）7.2CPU与外设之间的数据传送方式8CPU与外设之间在程序控制下进行的数据传送方式，分为无条件传送和条件传送两种方式。1无条件传送数据传送完全由程序决定，不考虑外设的工作状态。适用于以下两类外部设备的数据输入输出： 具有常驻的或变化缓慢的数据信号的外部设备。例如：机械开关、指示灯、发光二极管、数码 管等。工作速度非常快，足以和CPU同步工作的外部设备。例如数模转换器DAC，由于DAC是并行工作的，速度很快，因此CPU可以随时向其传送数据，进行数模转换。 7.2.1程序传送92条件传送CPU根据外设的工作状态

4、决定数据传送，查询传送。程序查询方式电路简单、查询软件容易实现，而且通用性强。适用于各种外部设备的数据输入、输出传送。查询 过程对增加了CPU的无用开销，降低了CPU的效率，因此查询方式只适用于单道作业、规模比较小的计算机系统。 10程序中断方式与查询方式的主要区别在于如何知道外设 是否为数据传送作好了准备，查询方式是CPU的主动形式，而中断方式则是CPU等待通知(中断请求)的被动形式。CPU效率高且实时性强。 7.2.2中断传送11外设接口与内存之间直接进行数据交换，不通过CPU，由专门的DMA控制器进行数据传送的控制。数据传送速率高，适用于大批量数据传送。7.2.3直接存储器存取传送12

5、MCS-51单片机有四个8位I/O端口P0P3，共有32根I/O口线； 它们都有双向I/O功能，均可以作为数据输入/输出使用； 每个端口内部都有一个8位数据输出锁存器、一个输出驱动器和输入缓冲器。 在具有片外扩展存储器的系统中，P2口作为高8位地址线，P0口分时作为低8位地址线和双向数据总线。7.3MCS51的并行I/O口13一、端口功能P0一般输入/输出口、地址/数据总线口P1可编程的输入或输出口P2输入或输出口、高8位地址总线口P3双功能口，第一功能与P1口相同，第二功能如下表所示端口引脚第二功能P3.0RXDP3.1TXDP3.2INT0P3.3INT1P3.4T0P3.5T1P3.6W

6、RP3.7RD7.3.1MCS51的并行I/O口简介14 51系列单片机4个I/O端口线路设计的非常巧妙，学习I/O端口逻辑电路，不但有利于正确合理地使用端口，而且会给设计单片机外围逻辑电路有所启发。二、端口结构1P0口结构12DQCL/Q读引脚读锁存器写锁存器内部总线地址/数据控制引脚P0.X34VccVT1VT20115P0口结构P0口作为一般I/O口使用12DQCL/Q读引脚读锁存器写锁存器内部总线地址/数据控制=0引脚P0.X34VccVT1VT201截止00控制信号=0，VT1截止，MUX接锁存器16 P0口作输出口12DQCL/Q读引脚读锁存器写锁存器内部总线地址/数据控制=0引脚

7、P0.X34VccVT1VT201截止00当P0口用作输出口时，因输出级处于开漏状态，必须外接上拉电阻（10K）。P0口的输出可以驱动8个LSTTL负载。011漏极开路输出100截止P0口结构17P0口作输入口12DQCL/Q读引脚读锁存器写锁存器内部总线地址/数据控制=0引脚P0.X34VccVT1VT201截止00当P0口用作输入口时，悬浮状态，高阻抗的输入口。输入条件：先输出“1”，使VT2截止1）读引脚，经三态缓冲器2读入到内部总线2）读锁存器，执行“读-修改-写”指令011悬浮状态100截止P0口结构18P0口结构P0口作为地址/数据总线使用12DQCL/Q读引脚读锁存器写锁存器内部

8、总线地址/数据控制=1引脚P0.X34VccVT1VT201截止10控制信号=101导通011导通10截止 输出：不需外接上拉电阻19P0口结构12DQCL/Q读引脚读锁存器写锁存器内部总线地址/数据控制=1引脚P0.X34VccVT1VT2011 输入：数据，通过“读引脚”完成注意：当单片机片外扩展RAM、I/O口和ROM时，P0口必须作为地址/数据总线使用。020P0口结构P0口的特点 用作I/0口，相当于一个准的双向口 用作地址/数据复用总线，为一个真正的双向口。地址总线（A0-A7），数据总线（D0-D7）。 当用作地址/数据线后，不能再作为通用I/O口使用。 用作I/O口时与其它口的

9、区别：输出时为漏极开路输出，需外接上拉电阻；可驱动8个LSTTL212P1口结构12DQCL/Q读引脚读锁存器写锁存器内部总线引脚P1.XVcc内部上拉电阻VTP1口通常作为通用I/O口使用，准双向口P1口与P0口不同：不需要MUX；有内部上拉电阻R（约为20K）。P1口与P0口相同：作输入口时，需要先向其锁存器输入1。2212DQCL/Q读引脚读锁存器写锁存器内部总线引脚P2.XVcc内部上拉电阻VT3P2口结构P2口比P1口多了一个多路开关MUX，多路开关的切换由内部控制信号决定地址1控制MUX23P2口结构P2口作为一般I/O口使用CPU发出控制电平“0” ，使多路开关MUX倒向锁存器输

10、出Q端，构成一个准双向口。其功能与P1相同。12DQCL/Q读引脚读锁存器写锁存器内部总线引脚P2.XVcc内部上拉电阻VT地址1控制=0MUX24P2口结构P2口作为地址总线使用 当扩展片外存储器（需要输出高8位地址）时，CPU发出控制电平“1”，使多路开关MUX倒内部地址线。12DQCL/Q读引脚读锁存器写锁存器内部总线引脚P2.XVcc内部上拉电阻VT地址1控制=1MUX注意：输出的高8位地址是锁存的，无需外加地址锁存器；如果外接程序存储器，P2口的全部口线均不宜再作I/O口使用。25P2口结构P2口作为地址总线使用利用P0、P2端口扩展SRAM、EPROM存储器8031EAP2P0ALEPSENRD74LS373ROMA15A0PD/PGMA15A0A7A0A7A0RAMRDWRWR264P3口结构P3口增加了第二功能控制逻辑与非门的两个输入端引脚上有两个输入缓冲器：第二输入功能取自第一个缓冲器输出端，I/O口的通用输入信号取自第二个缓冲器输出端时。12DQCL/Q读引脚读锁存器写锁存器内部总线引脚P3.XVcc内部上拉电阻VT34第二输出功能第二输入功能27+5VP1.0P1.1P1.2P1.31K489C51P1.4P1.5P1.6P1.7EA+5V3004例1：如图所示，P1.4