电工与电子技术项目八课件

1、了解时序逻辑电路的基本结构及特点；了解时序逻辑电路的分析和设计；了解寄存器和移位寄存器的逻辑功能。知识目标：数字钟的设计与制作学习目标学习目标掌握常用计数器芯片的使用；掌握任意进制计数器的设计方法；掌握寄存器和移位寄存器的简单应用；能使用仿真软件进行计数器应用电路的设计。技能目标：数字钟的设计与制作 数字钟从原理上讲是一种典型的数字电路应用。目前，数字钟的功能越来越强大，并且有多种专门的大规模集成电路可供选择。本项目从学习应用数字电子技术知识的角度考虑，介绍以中小规模集成电路设计和仿真分析制作数字钟的方法。项目分析数字钟的设计与制作数字钟的设计与制作 多功能数字钟的设计要求完成的技术指标如下。

2、 （1）设计一台能直接显示“时”、“分”、“秒”十进制数字的数字钟。 （2）走时精度高于普通机械钟(误差不超过1 s/d)，具有校时功能可分别对“时”、“分”、“秒”进行单独校时。 （3）具有整点报时的功能。 多功能数字钟的组成框图如图8-所示。 多功能数字钟的组成框图本项目需要完成下列内容。 （1）完成多功能数字钟电路的设计。 （2）画出多功能数字钟电路的逻辑图。 （3）完成多功能数字钟电路的仿真调试。 要完成多功能数字钟电路的设计，需要多个数字电路知识模块的综合应用，相应的知识环节如图8-2所示。数字钟的设计与制作任务一 时序逻辑电路 时序逻辑电路在逻辑功能上任一时刻的输出信号不仅与当时的

3、输入信号有关，还与电路原来的状态有关，在结构上时序逻辑电路除包含组合电路外，还含有由触发器构成的存储元件，具有记忆能力。任务一 时序逻辑电路一、时序逻辑电路的结构及特点（一）时序逻辑电路的基本结构任务一 时序逻辑电路（二）时序逻辑电路的特点 （1） 时序逻辑电路往往包含组合逻辑电路和存储电路两部分，而存储电路是必不可少的。 （2） 在存储元件的输出和电路输入之间存在反馈连接,存储电路输出的状态必须反馈到输入端，与输入信号共同决定组合逻辑电路的输出。二、时序逻辑电路的分析和设计任务一 时序逻辑电路（一）时序逻辑电路的分析(1)写方程式(2)求状态方程(3)进行计算(4)画状态转换图、状态转换表和

4、时序图时序逻辑电路的分析任务一 时序逻辑电路1.同步时序逻辑电路的分析 在同步时序逻辑电路中，所有触发器都由同一个时钟信号触发，它只控制触发器的翻转时刻，而对触发器翻到何种状态并无影响。因此，在分析同步时序电路时，可以不考虑时钟条件。任务一 时序逻辑电路 例8-1 试分析如图8-5所示同步时序逻辑电路的逻辑功能。任务一 时序逻辑电路2.异步时序逻辑电路的分析 在异步时序逻辑电路中，由于没有公共的时钟脉冲，分析各触发器的状态转换时，除考虑驱动信号的情况外，还必须考虑其CP端的情况。触发器只有在加到其CP端上的信号有效时，才有可能改变状态，否则，触发器将保持原有状态不变。任务一 时序逻辑电路 例8

5、-2 试分析如图8-8所示电路的逻辑功能。任务一 时序逻辑电路任务一 时序逻辑电路（二）时序逻辑电路的设计 时序逻辑电路设计是时序逻辑电路分析的逆过程，即根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻辑电路。现将用触发器及门电路设计同步时序逻辑电路的方法介绍如下，这种设计方法的基本指导思想是用尽可能少的时钟触发器和门电路来实现符合设计要求的时序电路。任务一 时序逻辑电路 （1） 分析给定的逻辑功能，确定输入变量、输出变量及该电路应包含的状态，并用字母表示这些状态。 （2） 分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出，便可求得符合题意的状

6、态转换图。1.根据设计题目绘制原始状态图2.状态化简 根据给定要求得到的原始状态转换图不一定是最简的，很可能包含有多余的状态，因此需要进行状态化简（状态合并）。状态化简的规则是，若有两个状态等价，可以消去其中一个，并用另一个等价状态代之，而不改变输入输出的关系。所谓状态等价，是指在原始状态转换图中，如果有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一个次态转换，则称这些状态是等价的。任务一 时序逻辑电路3.状态编码，画出编码形式的状态转换图及状态转换表 在得到简化的状态转换图后，要对每一个状态指定1个二进制代码，这就是状态编码(状态分配)。编码的方案不同，设计的电路结构

7、也就不同。编码方案选择得当，设计结果可以很简单。为此，选取的编码方案应该有利于所选触发器的驱动方程及电路输出方程的简化。为便于记忆和识别，一般选用的状态编码都遵循一定的规律，如用自然二进制码。编码方案确定后，根据简化的状态转换图，画出编码形式的状态转换图及状态转换表。任务一 时序逻辑电路4.确定触发器数量 按照下式选择触发器的个数n。2n1M2n其中，M是电路包含的状态个数。任务一 时序逻辑电路5.求输出方程和驱动方程 根据编码后的状态表及触发器的驱动表，可求得电路的输出方程和各触发器的驱动方程。任务一 时序逻辑电路6.画逻辑电路图 画逻辑电路图并检查自启动能力。设计同步时序逻辑电路的一般过程

8、如图8-11所示。任务一 时序逻辑电路（一）异步计数器 1）异步二进制加法计数器任务二 计数器及应用一、计数器1.异步二进制计数器任务二 计数器及应用 2）异步二进制减法计数器任务二 计数器及应用任务二 计数器及应用任务二 计数器及应用任务二 计数器及应用2.异步十进制加法计数器任务二 计数器及应用（二）同步计数器任务二 计数器及应用1.同步二进制计数器 1）同步二进制加法计数器任务二 计数器及应用 2)同步二进制减法计数器任务二 计数器及应用 要实现4位二进制减法计数，必须在输入第一个计数脉冲时电路的状态由0000变为1111。为此，只要将如图8-19所示的加法计数器中各JK触发器输出由Q端

9、改为Q端后，便成为二进制减法计数器了。任务二 计数器及应用2.同步十进制加法计数器二、集成计数器任务二 计数器及应用（一）74LS161集成计数器功能介绍任务二 计数器及应用(1)异步清零(2)同步并行置数(3)计数(4)保持直流稳压电源的组成任务二 计数器及应用（二）集成异步计数器74LS90功能介绍任务二 计数器及应用（一）反馈清零法三、用集成计数器构成N进制计数器任务二 计数器及应用 例8-3用集成计数器74LS90构成七进制计数器。（二）反馈置数法 例8-4利用74161的置数方式，设计九进制计数器电路。任务二 计数器及应用 图8-26所示是用两片集成计数器74LS90级联构成的五十进

10、制计数器。在图8-26中，片A接成五进制计数器，片B接成十进制计数器，级联后即为五十进制的计数器。计数脉冲直接输入到片B，片B的最高位接到片A的CP输入端，所以这种接法属于异步级联方式。（三）级联法任务二 计数器及应用1.几片集成计数器级联 若几片集成计数器级联后再进行反馈清零，可以更灵活地组成任意进制的计数器。图8-27中使用了两片74LS90，每片都接成十进制计数器，级联后再采取反馈清零措施就构成了六十二进制的计数器。2.几片集成计数器级联后再反馈清零任务二 计数器及应用 当两片集成计数器进行级联时，用反馈清零法将一片集成计数器接成N1进制的计数器，将另一片接成N2进制的计数器，然后两片集

11、成计数器再进行级联，可得到N1N2进制的计数器。3.每片集成计数器单独反馈清零后再进行级联任务二 计数器及应用任务三 寄存器及应用一、基本寄存器 图8-30所示电路是由4个D触发器构成的单拍工作方式4位基本寄存器。（一）单拍工作方式基本寄存器（二）双拍工作方式基本寄存器 图8-31所示电路是由4个D触发器构成的双拍工作方式4位基本寄存器。电路的工作原理如下。任务三 寄存器及应用任务三 寄存器及应用二、移位寄存器 图8-32所示电路是用4个D触发器构成的4位右移移位寄存器。这是一个同步时序逻辑电路。（一）单向移位寄存器（二）双向移位寄存器 把左移移位寄存器和右移移位寄存器组合起来，加上移位方向控

12、制信号，便可方便地构成双向移位寄存器。 图8-34所示电路是一个4位双向移位寄存器。图中M是移位方向控制信号，DSR是右移串行输入端，DSL是左移串行输入端，Q0Q3是并行数据输出端，CP是移位脉冲。任务三 寄存器及应用任务三 寄存器及应用任务三 寄存器及应用三、寄存器的应用 环形计数器实际上是一个自循环的移位寄存器。根据初始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。也就是说，当连续输入CP脉冲时，环形计数器中各个触发器的Q端或Q端，将轮流地出现矩形脉冲。所以环形计数器又称为环形脉冲分配器。（一）环形计数器 在图8-32所示的4位

13、右移移位寄存器中，若把触发器F3的输出端Q3接到F0的输入端D0便构成了一个4位环形计数器，如图8-35所示。任务三 寄存器及应用（二）扭环形计数器 扭环形计数器与环形计数器相比，电路结构上的差别仅在于扭环形计数器最低位的输入信号取自最高位的Q端，而不是Q端。图8-39所示为4位扭环形计数器的逻辑图。任务三 寄存器及应用项目实施一、项目目的（1）了解并掌握多功能数字钟的设计、制作方法。（2）掌握用仿真软件对多功能数字钟电路的仿真调试方法。项目实施二、项目要求（1）设计电路应能完全满足项目题目的要求。（2）绘出多功能数字钟电路的逻辑图。（3）完成多功能数字钟电路的仿真调试。（4）完成多功能数字钟

14、电路的模拟接线安装。项目实施三、项目步骤（一）电路设计分析1.时钟振荡电路 时钟电路设计有多种方法，如555多谐振荡器、模拟运放振荡器、石英晶体振荡器等，其中555多谐振荡器调节方便，而石英晶体振荡器准确性最高。555多谐振荡器本书前面内容已有介绍，下面介绍石英晶体振荡器的基本工作原理。 石英晶体是构成振荡器的核心，它保证了时钟的走时准确及稳定。振荡器的稳定度和频率的精准度决定了计时器的准确度。项目实施项目实施2.秒脉冲产生电路 本例中秒脉冲产生电路主要功能有两个：一是产生标准秒脉冲信号，二是可提供整点报时所需要的高、低音频率信号。本例采用的555多谐振荡器产生1 kHz信号，故想得到秒脉冲需

15、要将分频比设置为1 000，正好选用3个十进制计数器，故采用3片74LS161实现，如图8-44所示。项目实施3.计数器电路的设计 1）六十进制计数器 “秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图8-45所示，采用两片中规模集成电路 74LS90串接起来构成的“秒”、“分”计数器。项目实施项目实施 2）二十四进制计数器小时计数电路是由U1和U2组成的二十四进制计数电路，如图8-46所示。项目实施4.译码及显示电路 显示器可用七段发光二极管来显示译码器输出的数字。在本例中采用的是4输入端的BCD解码的七段显示器。项目实施5.校时电路 本例的

16、校时电路设计较为简单，由两个开关分别控制“时”和“分”的校时，原理就是断开“分”和“时”计数电路的输入脉冲，而将秒脉冲信号接入，这样就加快了“分”和“时”计数电路的计数速度，达到校时的目的。项目实施6.整点报时电路的设计 本例中的整点报时电路要求每当“分”和“秒”计数器计到59 min 50 s时，便自动驱动音响电路，在10 s内自动发出五次鸣叫声。要求每隔1 s叫一次，每次叫声持续1 s，并且前四次声音调低，最后一次声音调高，此时计数器正好为整点(0 min 0 s)。 电路原理如图8-47所示，其中包括控制门电路和音响电路。项目实施项目实施（二）电路组成及仿真调试1.仿真调试时钟振荡电路

17、1）555多谐振荡器产生1 kHz脉冲信号 参照555多谐振荡器原理图自行取出555芯片和3个电阻、两个电容完成如图8-48所示的电路，需要注意的是，Cf电容为抗干扰电容，设计电路前要根据相关频率计算公式计算R1、R2、C的具体取值并通过示波器的显示来进行微调。有关555多谐振荡器的原理后续内容会有详细介绍，本项目由于需要用到秒脉冲信号，所以先用到该部分内容。 555多谐振荡器产生的1 kHz的仿真波形图如图8-49所示。项目实施项目实施 2）石英晶体振荡器产生32.768 kHz脉冲信号 石英晶体振荡器电路如图8-50所示，是完全根据图8-43来完成的。非门采用CMOS非门74HC04，C2电容可以加入一个微调电容，根据示波器上显示的波形来微调电容值。仿真波形图如图8-51所示。项目实施项目实施2.仿真调试秒脉冲产生电路项目实施项目实施3.仿真调试计数器电路 1）六十进制加法计数器 参照图8-45的六十进制计数电路，在仿真软件中构建六十进制加法计数仿真电路如图8-54所示。这也是数字钟里的“分”和“秒”部分的仿真电路。仿真测试中调用了仿真软件中的1 000 Hz信号源以加快调试速度。项目实施项目实施 2）二十四