《数字逻辑与数字系统》期末考试试题标准答案.doc

1、北京邮电大学20052006学年第一学期数字逻辑与数字系统期末考试试题标准答案一、 选择题（每小题I分，共10分）1.D2.C3.C4.B5.A6.D7.C8.A9.A10.D二、 填空题（每小题2分，共20分）1. F =G2.2“，最小项3.A 顼，A二D4.1位（奇数位），15.F= 02,3,7）5.1607.38.ASM图，硬件9.20, 410.可编程，固定三、简答题1、（5分，每个概念各占2. 5分）同步时序逻辑电路按其输入与输出的关系不同，可分为米里型和摩尔型两 类。在输出表达式中包含输入变量和状态变量时，称之为米里型时序逻辑电路。在输出表达式中只包含状态变量时，称之为摩尔型时

2、序逻辑电路。2、(5 分，每个概念各占 2 分，特占1 分)将所要求的控氟状态按了定原鬲进行编码分配，从而设计的状态计数型的 控制器称之为计数器型控制器。这种方法的优点是对于控制状态数较多时，为 了节省触发器数目，采用编码方式组成状态。对n个触发器进行编码最多可代 表2”个状态，也就是可以构成2”个状态编码。缺点是算法流程图中的微小变化, 都要重新逐-计算生成次态激励函数。定序型控制器需要较多数量的触发器，其基本思想是-一对一法，即触发器 的数目代表了状态数，并依赖最新的代码实现状态转换。这种方法的优点是设 计简单，不需要状态译码。四、简单分析题(每小题5分，共10分)1.真值表(2分)ABc

3、Y2Y1000000011001010011011001010101110011111表达式(2分)Y, = AB(AB)Cy2 =该电路为全加器(1分)2.5421码(2分),当QQQcQb=1010时置9。从9到。需要一个时钟脉 冲，即(0) 一 (1) 一 (2) 一 (3) 一 (4) 一 (5) 一 (6) 一 (7) (9) 一 (0)因此为模8计数器(3分)五、组合电路设计（10分）真值表（3分）A13CG0000001101010110110000101101101011110表达式（3分）F =ABACG=ABACAB00 01 11 10001000110100110000

4、 01 11 10画电路图（4分）F = ABACG = ABAC六、时序电路设计（12分）%1Qi该计数器的计数循环中7个状态。（2分）%1列出状态转移真值表、画出状态转移图。（4分）一一一一一QQonQ严Q；Qonfl001011011i1111110110i0010001001010110001000若使用D触发器，写出激励方程表达式。（3分）n=0。 00 磕1 1QjQo画出计数器电路图。（3分）七、硬件描述语言设计（14分）%1程序结构（3分）MODULE 8421BCDJLEDTITLE output 8421 bed code and 7 LED code*Declaratio

5、ns （ 2 分）QO,Q1,Q2,Q3 node istype Teg，;elk pin;a,b,c,d,e,f,g pin ；Q=Q0.Q3;Equations （4 分）Q:=（Q 1）&!（Q=9）;Q:=0&（Q=9）;Q.clk=clk;TRUTH TABLE （5 分）(Q3, Q2, QI, QO-a, b, c, d, e, f, g ) 0,0,0,0 1,1,1,1,1,1,0; 0,001 0,0,0,0;0,0,1,0 -1,1,0,14,0,1； 0,0,1,1 .1,1,1,100,1; 0,100 .(),1,1,0,0,1,1;OJAI U,0,1 J,0,1,1；OJ,1,0 ；04,1,1 -1,1,1,1,OAO； 1,0001,0,0,1 .1,1,1,001,1; END八、小型控制器设计（14分）ASM流程图（3分） 列出状态转移真值表（4分）现态次态编码Q2n 1Qin ,转移条件20h01h1c1Ae9d11d3c1oXh01X