电容的模型、选型、容值计算与PCB布局布线

1、1电容结构及模型模型ESR C ESLl 111_电容器结构和寄生等效串联电阻和电感电容的基本公式是:式（1）显示，减小电容器极板之间的距离（d）和增加极板的截面积（A）将增加 电容器的电容量。寄生参数与阻抗的频率特性电容通常存在等效用联电阻（ESR）和等效用联电感（ESL）二个寄生参数。图2是电容器在不同工作频率下的阻抗（Zc）电容效应www (LISL：得与电容耨工作频率接近f。时.也容阻抗就等于它的等效串联电阻（旺丽）1.2.1降低去耦电容 ESL的方法去耦电容的ESL是由于内部流动的电流引起的，使用多个去耦电容并联的方 式可以降低电容的ESL影响，而且将两个去耦电容以相反走向放置在一起

2、， 从m 使它们的内部电流引起的磁通量相互抵消，能进一步降低 ESL （此方法适用于一|Z|、ESR 自造振当电容器工作SS率在f。以上时.其阻抗会随频率的上升而增加，即（频率高社 电容表现出很小的容抗相当与簿路,电盛表现为很大的逑抗）当一个电容器工作频率在化以下时，其阻抗随频率的上升而减小，即频率体 电容表现为较大的容抗，电感表现为很小的感抗）任何数目的去耦电容，注意不要侵犯 DELL公司的专利)不同电容的参数特性电解电容器一般都有很大的电容量和很大的等效用联电感。由于它的谐振频率很低，对低频信号通过较好， 而对高频信号， 表现出较强的电感性， 阻 抗较大，所以只能使用在低频滤波上。 同时，

3、大电容还可以起到局部电荷池的 作用，可以减少局部干扰通过电源耦合出去。锂电容器一般都有较大电容量和较小等效用联电感，因而它的谐振频率会高于电解电容器，并能使用在中高频滤波上。瓷片电容器电容量和等效用联电感一般都很小，因而它的谐振频率远高于电解电容器和锂电容器， 所以能使用在高频滤波和旁路电路上。由于小电容量瓷片电容器的谐振频率会比大电容量瓷片电容器的谐振频率要高，因此，在选择旁路电容时不能光选用电容值过高的瓷片电容器。IMHIM1gMHj图2 也容F且杭( % )曲统电容并联改善特性为了改善电容的高频特性，多个不同特性的电容器可以并联起来使用。图3 是多个不同特性的电容器并联后阻抗改善的效果。

4、0 3$个电字器并段可改占南沅林胜电容并联时注意封装在为每个电容选择封装类型时必须谨慎。通常BOMfe中会规定所有的无源元 器件都要选用相同的尺寸，如都用0805电容。图10为三只电容并联后的阻抗与 频率关系。由于每只电容采用相同的封装，故它们的高频响应相同。实际上，这就抵消 了更小电容的采用！相反，封装尺寸应该随同电容值一起微缩，见图 11。2电容器的并联和反谐振2.1反谐振当电容器的电容不足，或者目标阻抗以及插入损耗由于高 ESL和ESR难以 实现时，可能需要并联多个电容器，如图10所示。在这种情况下，必须注意出ISKBTS不同衢电部现在这些电容器中的并联谐振（称为反谐振），如图11所示，

5、可以看到从电源端的阻抗由于反谐振会趋向于变大。反谐振是发生在两个电容器间的自谐振频率不同时的一种现象。如图12所示，并联谐振发生在其中一个电容器的电感区以及另一个电容器的电容区的频率 范围内。并联谐振造成该频率范围的总阻抗增加。因此，在出现反谐振的频率范围，插入损耗会变小。冷港住电容年地面归申源曜雄频率（MHx）图12并联谐振频率范围不同电容的电容器器并联（b）电容器间即较远图10电容并联可能出现反谐振的情况鼓电第1电穹工 7k s?力7/70011000图11电容器的并联谐振001中兄叫日孤探 102.2反谐振的抑制如图13 (a)所示，在电容器间嵌入谐振抑制元件例如铁氧体磁珠。如图 13

6、(b)所示，匹配电容器的电容以调整自谐振频率。如图 13 (c )所示，缩小 电容器之间的间距和使用不同电容的电容器相结合，电容值的差值低于 10:1 C图13 (a)所示方法对改善插入损耗相当有效。然而，降低电源阻抗的效果 就变小。采用图13 (b)和图10 (c)的方法， 可以减弱反谐振，但要完全抑 制反谐振是很难的。 如图13 (d)所示，可以采用低ESL和ESR的高性能电容器来消除反谐振问题。电容器E歌入铁重体磁珠G隹电容器间的电容喧渔变小b K配电容器的3容IC ，声也或但M 一个北电白就电唐LCJ使用高性能的电容器3滤波电容、去耦电容和旁路电容三个概念? 滤波电容用在电源整流电路中

7、，用来滤除交流成分。使输出的直流更平 滑。? 去耦电容的主要功能是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地， 加入去耦电容后电压的纹波干 扰会明显减小。? 旁路电容起的主要作用是给交流信号提供低阻抗的通路。用在有电阻连接时，接在电阻两端使交流信号顺利通过。滤波电容滤波电容的作用电路的电源线与回流线（地线）之间总要连接很多的电容器通常称为滤波电 容。一般情况下，滤波电容（多为电解电容）的作用是过滤掉电流中的低频信号， 但即使是低频信号，其频率也分为了好几个数量级。因此为了适合在不同频率下 使用，电解电容也分为高频电容和低频电容（这里的高频是相对而言） 。n-3

8、5g的主滤波电容低频滤波电容主要用于市电滤波或变压器整流后的滤波，其工作频率 与市电一致为 50Hz;而高频滤波电容主要工作在 开关电源 整流后的滤波, 其工作频率为几千 Hz到几万Hz。当我们将低频滤波电容用于高频电路时， 由于低频滤波电容高频特性不好，它在高频充放电时内阻较大，等效电感 较高。因此在使用中会因电解液的频繁极化而产生较大的热量。而较高的 温度将使电容内部的电解液气化，电容内压力升高，最终导致电容的鼓包 和爆裂。电源滤波电容配电网 PDN）r-i I 功率电感； 籍接线、：V去得电容器，单独）；nTT g功率电感器去精电容器，平行）：体电IC U平滑电容器-11 r qj去福电

9、路（复合）两 工踣珠大容星电容笈二瓶于 itr电容器V滤波电容的选择滤波电容在开关电源中起著非常重要的作用，如何正确选择滤波电容，尤其是输出滤波电容的选择则是每个 工程技术人员十分关心的问题。50赫兹工频电路中使用的普通电解电容器，其脉动电压频率仅为100赫兹， 充放电时间是毫秒数量级。为获得更小的脉动系数，所需的电容量高达数十万微 法，因此普通低频 铝电解电容器 的目标是以提高电容量为主，电容器的电容量、 损耗角正切值以及漏电流是鉴别其优劣的主要参数。 而开关电源中的输出滤波电 解电容器，其锯齿波电压频率高达数万赫兹， 甚至是数十兆赫兹。这时电容量并 不是其主要指标，衡量高频铝电解电容优劣的

10、标准是阻抗-频率”特性。要求在开关电源的工作频率内要有较低的等效阻抗，同时对于半导体器件工作时产生的 高频尖峰信号具有良好的滤波作用。普通的低频电解电容器在万赫兹左右便开始呈现感性， 无法满足开关电源的 使用要求。而开关电源专用的高频铝电解电容器有四个端子， 正极铝片的两端分 别引出作为电容器的正极，负极铝片的两端也分别引出作为负极。电流从四端电 容的一个正端流入，经过电容内部，再从另一个正端流向负载；从负载返回的电 流也从电容的一个负端流入，再从另一个负端流向电源负端。在电源设计中，滤波电容的选取原则是： 8 2.5fR其中：C为滤波电容，单位为UF;f为频率，单位为HzR为负载电阻，单位为

11、Q当然，这只是一般的选用原则，在实际的应用中，如条件(空间和成本)允许， 都选取C 5/R。由于四端电容具有良好的高频特性，为减小电压的脉动分量以及抑制开关尖 峰噪声提供了极为有利的手段。高频铝电解电容器还有多芯的形式，即将铝箔分 成较短的若干段，用多引出片并联连接以减小容抗中的阻抗成份。并且采用低电阻率的材料作为引出端子，提高了电容器承受大电流的能力。简易规则：1、理论上说电源滤波用电容越大越好，一般大电容滤低频波 ，小电容滤高频2、可靠的做法是将一大一小两个电容并联 ，一般要求相差两个数量级以上， 以获得更大的滤波频段.3、大电容，负载越重，吸收电流的能力越强，这个大电容的容量就要越大4、

12、小电容，凭经验，一般 104即可5、如果你PCB上主要工作频率比较低的话， 加两个电容就可以了，一个 虑除纹波，一个虑除高频信号。如果会出现比较大的瞬时电流， 建议再加一两个 比较大的锂电容。去耦电容去除在器件切换时从高频器件进入到配电网络中的RF能量。去耦电容还可以为器件提供局部化的DC电压源，它在减少跨板浪涌电流方面特别有用。去耦电容蓄能作用的理解(1)有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容 的主要功能就是以减少开关噪声在板上的传播和将噪声引导到地。(2)而实际上，芯片附近的电容还有蓄能的作用，提供一个局部的直流电 源给有源器件,这是第二位的。(这也是为什么很多电路板

13、在高频器件 VCCT脚 处放置小电容的原因之一。)你可以把总电源看作水库，我们大楼内的家家户户都需要供水， 这时候，水 不是直接来自于水库，那样距离太远了，等水过来，我们已经渴的不行了。实际 水是来自于大楼顶上的水塔，水塔其实是一个buffer的作用。如果微观来看，高 频器件在工作的时候，其电流是不连续的，而且频率很高，而器件 VCC到总电 源有一段距离，即使距离不长，在频率很高的情况下，阻抗Z= i*wL+R,线路的电感影响也会非常大，会导致器件在需要电流的时候，不能被及时供给。而去耦 电容可以弥补此不足。(3)去耦电容可以去除高频如 RF信号的干扰，干扰的进入方式是通过电磁VCO去耦电容r

14、i辐射。信号输入充耦电容旁路电容信君输出我们经常可以看到，在电源和地之间连接着去耦电容，它有三个方面的作用： 一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其通过 供电回路进行传播的通路；三是防止电源携带的噪声对电路构成干扰。去耦电容的选择高频旁路电容一般比较小，根据谐振频率一般是0.1u, 0.01u等，而去耦合电容一般比较大，是10u或者更大，依据电路中分布参数，以及驱动电流的 变化大小来确定。数字电路中典型的 去耦电容 值是0.1 pF。这个电容的分布电感的典型值是5nH。0.1 pF的去耦电容有 5nH的分布电感，它的并行共振频率大约在7MHm右，也就是说，对于10M

15、Hz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1仙F、10仙F 的电容，并行共振频率在 20MHz以 上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选 10 pF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钥电容或聚碳酸酯电容。去耦电容的选用并不严格，可按 C=1/F,即10MHz取0.1 f F, 100MHz取 0.01 f F。旁路电容可将混有高频电流和低频电流的交流电中的高频成分旁路掉的电容，称做“旁路电容”。旁路电容不是理论概念，而是一个经常使用的实用方法，电子管或者晶

16、体管 是需要偏置的，就是决定工作点的直流供电条件。例如电子管的栅极相对于阴极往往要求加有负压，为了在一个直流电源下工作，就在阴极对地用接一个电阻，利用板流形成阴极的对地正电位，而栅极直流接地，这种偏置技术叫做自偏”,但是对（交流）信号而言，这同时又是一个负反馈，为了消除这个影响，就在这 个电阻上并联一个足够大的电容，这就叫旁路电容。对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为 滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling ,也称退耦）电容 是把输出信号的干扰作为滤除对象。去耦电容与旁路电容的区别去耦电容：去除在器件切换时从高频器件进入到配电网络中

17、的RF能量。去耦电容还可以为器件提供局部化的 DC电压源，它在减少跨板浪涌电流方面特别 有用。旁路电容：从元件或电缆中转移出不想要的共模 RF能量。这主要是通过产 生AC旁路消除无意的能量进入敏感的部分，另外还可以提供基带滤波功能（带 宽受限）。我们经常可以看到，在电源和地之间连接着去耦电容，它有三个方面的作用： 一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其通过 供电回路进行传播的通路；三是防止电源携带的噪声对电路构成干扰。VC去耦电容II信号输入信寻揄出玄耦电容旁路电容在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电

18、路来说，旁路（bypass）电容是把输入 信号中的高频噪声 作为滤除对象，把 前级携带的 高频杂 波滤除，而 去耦 （decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。从电路来说，总是存在驱动的源和被驱动的负载。 如果负载电容比较大，驱 动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候， 电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实 际上就是一种噪声，会影响前级的正常工作，这就是耦合。去耦电容就是起到一个电池的作用， 满足驱动电路电流的变化，避免相互问 的耦

19、合干扰。旁路电容实际也是去耦合的，只是旁路电容一般是指高频旁路，也就是给高 频的开关噪声提高一条低阻抗泄防途径。 高频旁路电容一般比较小，根据谐振频 率一般是0.1u, 0.01u等，而去耦合电容一般比较大，是 10u或者更大，依据电 路中分布参数，以及驱动电流的变化大小来确定。去耦和旁路都可以看作滤波。去耦电容相当于电池，避免由于电流的突变而 使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、 作用时间的大小来计算。去耦电容一般都很大，对更高频率的噪声，基本无效。 旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。 电容一般都可 以看成一个RLC串联模型。在某个频

20、率，会发生谐振，此时电容的阻抗就等于其 ESR如果看电容的频率阻抗曲线图，就会发现一般都是一个V形的曲线。具体曲线与电容的介质有关，所以选择旁路电容还要考虑电容的介质， 一个比较保险 的方法就是多并几个电容。高频旁路电容一般比较小，根据谐振频率一般是0.1u, 0.01u等，而去耦合电容一般比较大，是10u或者更大，依据电路中分布参数，以及驱动电流的 变化大小来确定。数字电路中典型的 去耦电容 值是0.1 pF。这个电容的分布电感的典型 值是5nH。0.1 pF的去耦电容有 5nH的分布电感，它的并行共振频率大约 在7MHm右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以

21、上的噪声几乎不起作用。1pF、10 pF 的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选 10 pF左右。最好不用电解电容，电解电容 是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钥 电容或聚碳酸酯电容。去耦电容的选用并不严格，可按 C=1/F,即10MHz取 0.1 f F, 100MHz取 0.01 f F。4电容的容值计算可以采用两种方法确定所需的电容量：一是利用电源驱动的负载计算电容量，二是利用目标阻抗（Target Impedance ）来计算总电容量。利用电源驱动的负载计算电容量去耦的初

22、衷是：不论IC对电流波动的规定和要求如何都要使电压限值 维持在规定的允许误差范围之内。使用下列表达式可计算出一个IC所要求的去耦电容的电容量Co使用表达式：C ，U=I ，t? ，U是实际电源总线电压所允许的降低，单位为V。? I是以A （安培）为单位的最大要求电流；?，t是这个要求所维持的时间。例设负载（容性）为 30pF ,要在2ns内从0V驱动到3.3V ，瞬态电流为：=c = 30pFx 蒙=49.5mA如果共有 36个这样的负载需要驱动，则瞬态电流为：36X 49.5mA=1.782A 。假设容许电压波动为：3.3V X2.5%=82.5 mV ,所需电容量为C=Ix dt/dV=1

23、.782A x2ns/0.0825V=43.2nF所增加的电容实际上作为抑制电压波纹的储能元件，该电 容必须在 2ns内为负载提供1.782A的电流，同时电压下降不能超过82.5 mV ,因此电容值应根据82.5 mV 来计算。记住： 电容放电给负载提供电流，其本 身电压也会下降，但是电压下降的量不能超过82.5 mV （容许的电压波纹）利用电源驱动的负载计算电容量的这种方法没有考虑ESL及ESR的影响，因此很不精确，但是可以加深对去耦原理的理解。基于目标阻抗的容值计算基于目标阻抗的 PDN设计如图14所示，基于目标阻抗的 PDN （电源分配网络） 设计方法将PDN 看成一个系统，以平均交流电

24、流激励PDN,为使PDN的输出电压波动小于电源噪声容限，PDN的输入阻抗必须小于目标阻抗。.人阻抗如图15所示，为了使PDN的输入阻抗低于目标阻抗，需要多个不同容量的电容器并联以获得平坦的输入阻抗特性。IM Ha3 kFkOtU球空www nuMlc nnf oiffi 15采用多个不同容最的电容器并魁以获得平坦的PDN输入阻抗特性一个设计示例如图 16所示基于目标阻抗的 PDN设计方法将将 PDN设计成满足在感兴趣的带宽范围内从IC 看过去的输入阻抗小于某一给定的目标阻抗值，以确保电源噪声可以控制在系统预算的噪声容限范围内。频率范围一般为IC 的工作频率。如图15所示，去耦电容器的应用改变了

25、PDN的输入阻抗，为了使PDN的输入阻抗满足目标阻抗的要求，使输入阻抗低于目标阻抗，需要多 个不同容量的电容器并联以获得平坦的输入阻抗。基于目标阻抗的 PDN设计方法利用电容器谐振频率周围阻抗达到最小的特性来获得低输入阻抗，大容量的体电容器维持低频输入阻抗，SMT电容器维持中高频输入阻抗，而平面电容、嵌入式电容和片上/封装电容则维持高频阻抗。去耦网络的设计是PDN设计最重要的部分，也是 PDN设计和噪声管理的难点。频域阻抗分析法是平面 PDN设计的典型方法。通过PDN的频域阻抗曲线， 可以清楚地判断在哪些频率点上会出现严重的电源噪声。这种分析方法非常有利于分析并设计PDN对SI（信号完整性）和

26、 EMI影响判断一个PDN设计是否优良的标准是： 在可接受的电源噪声下，功率得到及时可靠的传输；维持PCB上高速信号的完整性； 将系统的电磁辐射控制在可接受的范围内利用目标阻抗计算去耦电容器的电容量在基于目标阻抗（target impedance ）的去耦电容设计方法中，把瞬态电流看成阶跃信号，因而有很宽的频谱，去耦电容必须在这个很宽的频谱内使电源系统的输出阻抗低于目标阻抗（target impedance ）。电容的选择是分频段设计的，每一种容值的电容负责一段频谱范围，超出这个范 围的，由其他电容负责构成低阻抗路径。例如：要去耦的电源为1.2V ,允许电压波动为 2.5% ,最大瞬态变化电流

27、为600mA。利用目标阻抗计算电源系统所需去耦电容器的电容量的步 骤如下：第一步：计算目标阻抗C =-= 31.831月第二步：确定稳压电源电路的频率响应范围稳压电源电路的频率响应范围与具体使用的电源芯片和电路结构有关，通常在 DC 到几百kHz之间。这里假设为 DC至I 100kHz 。在100kHz 以 下时，电源电路具有低的输出阻抗，能很好的对瞬态电流做出反应。在高于100kHz时，电源电路呈现为很高的输出阻抗，如果没有外加去耦电容，电源波动将超过 2.5%的允许值。第三步：计算bulk （体电容）电容量当频率处于电容自谐振点以下时，电容器的阻抗可近似表示为：可见，频率f越高，阻抗越小，

28、频率越低，阻抗越大。对于电源系统，在感兴趣的频率范围内，去耦电容的最大阻抗不能超过目标阻抗，因此在频率f =100kHz 点，计算bulk（体电容）所需电容量的大小：%.就配 =匕空=50皿*34 n I A1, M * !1第四步：计算bulk （体电容）的最高有效频率当频率处于电容自谐振点以上时，电容的阻抗可近似表示为:频率f越高，阻抗越大，但阻抗不能超过目标阻抗假设ESL为5nH ,则bulk(体电容)的最高有效频率为:www nyd U=L6MH?采用一个 31.831 pF的电容，在 100kHz 到1.6MHz 之间，能够使电源系统的输出阻抗控制在目标阻抗之下。当频率高于1.6MH

29、z时，还需要额外的电容来控制电源系统的输出阻抗。第五步：计算频率高于1.6MHz时所需电容如果希望电源系统在500MHz以下时都能满足电压波动要求，就必须控制电容的寄生电感量。必须满足2冗f x Lmax Ztarget ,所以有：Y人 =0.016 nHwww. n 凝新晶 JQOA/Hz为了在1.6MHz时阻抗小于目标阻抗，需要电容量为：C =-； = L9894 uFwww.nuSd.rlefe)/ X Xmu因此每个电容的电容量为1.9894/63=0.0316pF。综上所述，对于这个电源系统，选择1个31.831 pF的大电容和63 个0.0316 f F的小电容即可满足要求。注意：

30、以上基于目标阻抗( Target Impedance )的计算，主要是为了 说明这种方法的基本原理，实际中不能就这样简单的计算了事，因为还有 很多问题需要考虑。Xilinx推荐的容值计算方法xilinx 公司推荐的去耦电容容值计算方法：推荐使用远大于1/m乘以等效开路电容的电容值。此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数， 一般IC的数据手册都会给出具体的参数值。等效开路电容定义为：C=P/(f - 11A2)式中：P IC所耗散的总瓦数；UIC的最大DC供电电压；fIC的时钟频率。一旦决定了等效开关电容，再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。然后还

31、要把结果再与连接到相同电源总线电源插针 的总数相 除，最后求得安装在每个连接到电源总线的所有电源插针附近的 电容值。初略估算公式去耦电容值的选取并不严格，可按 C=1/f计算；即10MHz取0.1uf ,对 微控制器构成的系统，取0.10.01uf之间都可以。5选择电容的封装封装与寄生参数的关系通常，封装尺寸的选择依据是：上次用的是什么，或者是否足够 大到适合手工焊接(如果是原型设计)0需要记住的是，等效电路会随不同的封装类型而改变。其中主要的是 等效用联电感(ESL) o很显然，只要电容结构保持不变，其电容值也会保持 不变。若同一电容采用多种不同封装类型，那么极板间的连接和外层封装 问的连接

32、必定改变。这会带来额外的串联电阻和电感。封装越小，串联寄 生参数就越小。为了证实这一趋势，请参见表4 o正如所预期的，等效用联电感将随着封装尺寸的减小而不断缩减。特别注意图7中的1206和0612例子。尽管他们的占位面积相同，1206的焊接点在两端，而 0612的焊接点在两个长边。这只是方向上的简单变化，却使封装的内部连接小了许多。令人 欣喜的是，ESL降低了 95%。在高频宽电路中，用联电感值决定了旁路电 路为电源接脚提供低阻抗的能力上限。a4.衰面贴封戢和其等效申联电感峥ESL (pH)()2014no660060370080012061则061263电容并联时注意封装在为每个电容选择封装

33、类型时必须谨慎。通常BOMfe中会规定所有的无源元 器件都要选用相同的尺寸，如都用0805电容。图10为三只电容并联后的阻抗与 频率关系。由于每只电容采用相同的封装，故它们的高频响应相同。实际上，这就抵消 了更小电容的采用！相反，封装尺寸应该随同电容值一起微缩，见图 11。6去耦/旁路/滤波电容的布局布线去耦电容器不同安装位置的影响电源、电容与IC的位置关系在图4所示电路中，去耦电容器 C的安装位置不同，图 7 (a)中电容 器靠近电源安装，图 7 (b)中集成电路(IC)靠近电源安装，其去耦合效 果是不同的.(a)电容器彝近电源安装Cb) IC拓近电源安装考虑布线电感，图 7所示电路的等效电

34、路如图8所示.在图8 (a )中，从电源部分流入的电流，首先通过电感L1在C中积蓄起来，然后再通过L2提供给IC 。对于电源的变化和噪声，电容器C能够起到很好的去耦作用。在图8 (b)中，由于L2隔离了电容器 C与I C的连接，电源的变 化和噪声首先作用于IC，降低了电容器 C的去耦作用。 电容器靠近电稣安装等效电路b”C靠近电源安装好效电路一个示例电源端存在一个 20MHz的噪声， 在数字IC 电源端的6mm处安装 一个1 pF MLCC在IC电源端15mm处，用示波器测量噪声抑制效果。如图所示， 蓝色为电源模块，所谓存在分支是指电容与数字IC不在电源模块的同一侧。测量结果可以看出有分支线路

35、的比没有分支线路的电压波动(波纹)要大很多。可以看到分支线路的存在，对噪声抑制有着巨大的影响。TiTim(翡)没仃电容器 卜仃分支我路(c)没有分支线路电容的摆放对于电容的安装，首先要提到的就是安装距离。所有对该芯片去耦的电容都尽量靠近芯片。原因是：如果去耦电容离IC电源引脚较远，则布线阻抗将减小去耦电容的效力。? 容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最 靠近芯片的位置。? 容值稍大些的可以距离稍 远，最外层放置容值最大的。还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个 容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排 列位置，一般都 是均匀分

36、布在芯片的四个边上的。因此，电压扰动在芯片 的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。去耦半径与摆放的关系电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到 电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个 摆放距离问题。确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去 耦的作用。理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位 关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部 区域内产生电压 扰动，电容要补偿这一电流（或

37、电压），就必须先感知到 这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压 扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的 相位上的不一致。特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这 个频率来衡量这种相位关系。当扰动区到电容的距离达到人/4时，补偿电流的相位为冗，和噪声源相位刚好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失 效，补偿的 能量无法及时送达。为了能有效传递补偿能量，应使噪声源和 补偿电流的相位差尽可能的小，最好是同相位的。 距离越近，相位差越小，补偿能量传

38、递越多，如果距离为0,则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近，要远小于人/4。实际应用中，这一距离最好控制在人/40-入/50之间，这是一个经验数据。例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH,那么其安装后的谐振频率为125.8MHz,谐振周期为7.95ps 。假设信号在电路板上的传播速度为166ps/inch ,则波长为 47.9英寸。电容去耦半径为47.9/50=0.958 英寸，大约等于 2.4厘米。本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。不同的电容，谐振频率不同，去耦半径也不同。对于

39、大电容，因为其谐振频率很低，对应的波长非常长，因而去耦半径很大，这也是为什么我 们不太关注大电容在电路板上放置位置的原因。对于小电容，因去耦半径 很小， 应尽可能的靠近需要去耦的芯片，这正是大多数资料上都会反复强调的，小电容要尽可能近的靠近芯片放置电容的过孔在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平 面连接，接地端也是同样。 放置过孔的基本原则就是让这一环路面积最小, 进而使总的寄 生电感最小。下图显示了几种过孔放置方法。6口 DOC7 匚;BETTER8S 1EVEN BETTERTHE BEST?SOLID VU WITHIN PADABSOLUTELY NQCrrEVE

40、N BETIW STILL第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小 得多，寄生电感也较小，可以接受。第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种 更小，是比较好的方法。第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都 是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要 空间允许，尽量 用这种方法。最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。推荐使用第三种和第四种方法。注意

41、：有些工程师为了节省空间，有时让多个电容使用公共过孔。任何情况下都不要这样做。 最好想办法优化电容组合的设计，减少电容数量对于大尺寸的电容，比如板级滤波所用的锂电容，推荐用下图中的安注意：小尺寸电容禁止在两个焊盘问打孔，因为容易引起短电容的布线电容的线宽由于印制线越宽，电感越小，从焊盘到过孔的引出线尽量加宽，如果可能，尽量和焊盘宽度相同。这样即使是0402封装的电容，你也可以使用20mil宽的引出线。引出线和过孔安装如图所示，注意图中的各种尺寸。电源回路布线在安放跟去耦电容时需注意电源线和地线的走线，由于这种不恰当的配合，电路板的电子元器件和线路受电磁干扰的可能性比较大。图4是不恰当的去耦电容

42、布线。-环BF面积=50mX 15cb) (7cbX 9bc=6S7GBa)?CB ,图4不恰当的去耦电容布线如果换成图5的走线方式，到电路板上电容的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图4中恰当。电路板中电子元器件和线路受电磁干扰 （EM I）的可能性降低了 679/12.8倍或54倍。50 m-10|lF01中里V/ qGNK D.2effiH(7ca m(L2cb)nI工ScW7fm 图5恰当的去耦电容布线7电容器选用及配置原则:选用1, 一般在低频耦合或旁路，电气特性要求较低时，可选用纸介、涤纶电容器；在高频高压电路中，应选用云母电容器或瓷介电容器；在电源滤波和退耦电路

43、中，可选用电解电容器。2,在振荡电路、延时电路、音调电路中，电容器容量应尽可能与计算值一致。在各种滤波及网（选频网络），电容器容量要求精确；在退耦电路、低频耦合电路中，对同两级精度的要求不太严格。3,电容器额定电压应高于实际工作电压，并要有足够的余地，一般选用耐压值为实际工作电压两倍以上的电容器。4,优先选用绝缘电阻高，损耗小的电容器，还要注意使用环境配置原则配置电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，配置原则如下：（1）电源输入端跨接一个10100uF的电解电容器，如果印制电路板的位置允许，采用 100uF以上的电解电容器的抗干扰效果会更好。（2）为每个集

44、成电路芯片配置一个0.01uF 的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每410个芯片配置一个 110uF锂电解电容器，这种器件的高频阻抗特别小，在 500kHz20MHz范围内阻抗小于1 Q ,而且漏电流很小（0.5uA以下）。（3）对于噪声能力弱、关断时电流变化大的器件和ROM RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND间直接接入去耦电容。（4）去耦电容的引线不能过长，特别是高频旁路电容不能带引线。（5）对于IC 的电源，保证每个IC 的电源PIN 都有一个去耦电 容，对于B GA CHIP ,要求在B GA的四角分别有两个电容共8个。对走线的电源尤其要注意加滤

45、波电容，如V T T等。这不仅对稳定性有影响，对EM I也有很大的影响 。（6） 对于时钟线的处理，如果时钟线有过孔，在过孔的相邻位置 ， 地层和电源层之间加一个旁路电容，以确保时钟线换层后，参考层（相邻层）的高频电流的回路连续。旁路电容所在的电源层必须是过孔穿过的电源层，并尽可能地靠近过孔，旁路电容与过孔的间距最大不超过300MIL 。（7）时钟线下面没有铺铜。若条件限制实在做不到不穿孔 ，保证 频率大于等于 66M的时钟线不穿孔，频率小于66M的时钟线若穿孔，必 须加一个去耦电容形成镜像通路。8电容应用示例低频高频做电流带EEPROM的赛时时钟钟&电再参考（电压源）高电流口C/DC转换罂D

46、SL放大器（低电流/低频）:带EEPROM的实时钟表首先看第一个示例的方框图，图12中显示的是ISL12026这一系统有3个 要求特别注意旁路的分开的区域。请注意的是，我们在讨论时假定使用的8引脚 SOICM装。第一个要旁路的是 EEPROM程序阵歹I。为了处理编程脉冲，应在电源引脚 （SOIC的第8号引脚）处并联放置两个电容。首先，用一个小电容 （建议容值为0.01uF冰处理数字开关瞬变现象。然后，用一个大电容 （建议容值为1uF）来补偿 电源的电流下降。这两个电容必须并联地放置在电源节点和地之间。再有,为了消除高频耦合，晶振（X1）应尽可能靠近器件放置。如果不将这些走 线最小化，那么就需要增加额外的旁路电容来消除被耦合进的干扰信号。最小化:t旗到捷放后的球口加前器帆布晨（低电流/高频）：基准电压源第二个示例的方框图，采用ISL60002来提供电压参考。尽管基准电压源通 常被视作低频器件。但他们必须在其所工作的系统的整个宽带范围内旁路。图 15所示为ISL60002电压参考调节某高速 ADC的电源。在本示例中（图15）,电压调节器的输入被之前在“选择旁路电容容值”这 一章节中所讨论的