数字电路第4章课件

1、随着集成电路技术的发展，对一些经常使用、功能固定的组合逻辑电路，人们不再利用小规模门电路临时设计的方法来实现，而是将其整体封装在一个集成块内部，形成中规模的常用组合逻辑电路模块，如编码器、译码器、数据分配和数据选择器等。使用这些常用组合逻辑电路模块，可以像搭积木一样构建自己需要的数字电路系统，从而可以加速数字系统的设计速度，提高系统的可靠性，使数字系统向微型化和智能化方向发展。4.1编码器4.1.1编码的概念按照预先的约定，用文字、数码、图形等字符或图片表示特定对象的过程统称为编码，如学生的学号、考号及地方的邮政编码等都属于编码，但在数字、计算机、单片机等系统中，多利用多位的二进制数码0和1按

2、照某种预先约定的规律排列，组成不同的数码来表示某一具体特定事物或含义。之所以采用二进制编码是因为二进制数便于存储、运算等处理，而且易于用电路实现。常用的有42编码、83编码、104编码和164编码等。4.1.2三位二进制编码器的门电路实现在设计二进制编码器之前，首先应对具体事物进行充分的分析，确定相应的输入、输出量，以及输入量的初始状态，输入量高低电平所代表的具体含义，列出输入量和输出量之间的真值表。对于二进制编码器，根据输入量高低电平所代表的具体含义有两种设计方式：一种为正逻辑，即0代表初始状态，1代表有效输入；另一种为负逻辑，即1代表初始状态，0代表有效输入。以下是抢答器的具体设计过程。以

3、下是抢答器的具体设计过程。1)分析具体事物，列出输入量和输出量之间的真值表。 本项目中输入量为八位选手的按键输入，输出量为三位二进制数。选择多少位二进制编码，取决于输入量的个数：一位二进制数可表示两种状态，两位二进制数表示四种状态，三位可表示八种，即n位二进制数可表示2n种状态。二进制编码所能表示的状态应大于等于输入量的个数。由于第3章中组合逻辑电路设计时，一般采用正逻辑进行设计，为了了解采用负逻辑的设计方法，本图4-1按键输入电路处采用负逻辑进行设计。首先确定1(高电平)表示初始状态，0(低电平)表示有效的输入信号，设计输入电路如图4-1所示。当按键K1没有按下时，电源VCC经过电阻R向输入

4、端I1输入高电平；而在按下按键K1时，输入端I1接地，输入低电平。当八个选手中有一个按下相应的按键而输入低电平时，逻辑电路对其输入信号进行二进制编码，但是应该保证所有的输入变量中只能有一个输入为(不能同时几个输入量为0,否则编码器将发生编码混乱)。因为要保证所有的输入变量中只能有一个输入为0，因此可列出简化后真值表见表4-1。2)根据真值表，写出各输出端的逻辑表达式。方法是将所有输出为1时所对应的输入量相或，并利用逻辑代数进行转换。本项目各输出端表达式为3)根据化简所得的逻辑表达式，画出逻辑电路图4-2。图4-283编码器电路图4)对照逻辑电路图选取具体的逻辑集成电路，并分配引脚。根据前面的学

5、习，可以选用74LS20(二路四输入与非门集成电路)，其中PR为整排电阻，按键K1K8为按键开关。5)验证编码功能。当没有按键按下时，所有与非门输入端为高电平，因此输出端Y2Y0为000。假设按下按键K6(输入数字5)，将使U1A的4脚输入低电平，Y0输出变为1，另外也使U2A的第2脚输入低电平，Y2输出变为1，而Y1保持0不变，因此输出端Y2Y0为101。同理，可以分析其他按键的编码情况。因此该编码器可以将十进制数07编码为相应的二进制代码。1.集成编码器的概念利用门电路来实现编码的逻辑电路复杂(如图4-2所示)，特别是输入变量较多时，如164编码器，利用门电路实现非常复杂，此时，可以将其封

6、装到一个集成块内部，只是将其输入和输出端用引脚引出，一般左边为输入端，右边为输出端，此时就可以得到一个集成的二进制编码器，它的逻辑符号如图4-3所示。2.优先编码器图4-2所示的编码器任一时刻只允许一个输入信号有效，如果同时有两个或两个以上的输入信号有效，输出的编码就可能存在错误，出现编码混乱。但有些情况下，可能出现同时几个信号有效的情况(如同时按下几个按键)，此时必须采用优先编码器。优先编码器允许同时输入多个有效信号而不会发生编码混乱，主要是该编码器对输入信号分配了优先级，即使有几个输入信号有效，也只会对其中优先级别最高的有效信号进行编码，而其他低优先级的有效信号不会被编3.集成优先编码器图

7、4-4所示是83线集成优先编码器MC14532的逻辑符号和引脚排列图。MC14532属于正逻辑优先编码器，编码优先级别为D7D0依次排列，即D7优先级别最高，D0优先级别最低。编码输出为Q2Q0，其引脚作用如下：D7D0：编码输入端，高电平有效。Q2Q0：编码输出端，高电平输出。EI：输入使能端，高电平有效。该引脚为高电平时，才表示输入信号有效，集成编码器才工作。GS：组选择输出端，一般用于多块编码器级联时表示本组编码输出有效。EO：级联输出使能端，一般用于多块编码器级联时，控制低端编码器的EI端。如果本组无有效编码输出，则应使低端编码器的EI有效工作。(1)非工作状态(EI=0)当输入使能端

8、为0时，不管输入信号为何状态，输出端全为0，集成编码器不工作。要使编码器正常工作，EI必须为1。(2)等待状态(EI=1，D7D0全为0)当EI1，编码器正常工作，可以根据输入信号D7D0的状态进行编码。但D7D0全为0时，输入信号全无效，此时，编码输出Q2Q0为000，组选择输出端GS为0，表示本编码器处于编码等待状态，无有效编码输出；而级联输出使能端EO为1，在多块集成编码器级联时，可以控制低端集成编码器EI为1而正常工作。(3)编码状态(EI=1，D7D0不全为0)当EI1，编码器正常工作，可以根据输入信号D7D0的状态进行编码。当D7D0不全为0时，即有有效输入信号，此时，编码器根据最

9、高优先级的输入信号进行编码，编码输出Q2Q0为最高优先级输入信号对应的二进制编码，组选择输出端GS为1，表示本编码器处于编码状态，输出端存在有效编码；而级联输出使能端EO为0，在多块集成编码器级联时，可以控制低端集成编码器EI为0而不工作，因本优先编码已经输出高优先级的编码信号。(4)总结从表4-2可以看出，Q2Q0在三种情况下为000，而只有在EI=1、且D0=1时，输出Q2Q0为000才表示有效编码输出。为了和编码器不工作及等待状态相区分，000为有效输出通过组选择输出端GS进行指示。只有GS为1时，Q2Q0才是有效编码输出。4.集成编码器的级联使用一块MC14532只能对8个输入信号进行

10、优先编码，当输入信号数量超过8个时，必须将两块MC14532级联起来才能满足编码要求，如图4-5所示。如图4-5所示，由U2和U1级联组成了164优先编码器。由于U2的级联输出使能端EO连接到U1的输入使能端EI，因此U1的工作与否受U2级联输出使能端EO的控制。只有在EI为1，且D15D8全为0时，U2的EO才为1，此时U1的EI为1，U1才工作。因此U2的编码优先级高于U1，U2的输入端定义为D15D8。164优先编码器需要输出4位二进制码，因此将U2的组选择输出端GS作为编码输出的高位Q3，而低三位Q2Q0由U1和U2的Q2Q0通过或门组成。假设编码输入信号为D15、D14、D7都为1，

11、因为EI为1，U2工作，对输入信号D15和D14进行编码。由于D15的编码优先级高于D14，因此U2对D15进行编码，U2的编码输出Q2Q0为111，经过或门后Q2Q0也为111。此时由于U2编码有效，U2的组选择输出端GS为1，因此Q3为1，即编码输出Q3Q0为1111，和输入信号D15的二进制编码是一致的。而U2的EO输出为0，U1的EI为0，不工作。假设编码输入信号为D6为1，因为EI为1，U2工作，对输入信号D15D8进行编码，由于D15D8全为零，因此U2的编码输出Q2Q0为000，经过或门后Q2Q0也为000。此时由于U2编码无效，U2的组选择输出端GS为0，因此Q3为0。同时U2

12、的EO输出为1，U1的EI为1开始工作，对D6进行编码，U1的编码输出Q2Q0为110，经过或门后Q2Q0也为110，此时总的编码输出Q3Q0为0110，和输入信号D6的二进制编码是一致的。5.负逻辑集成编码器74LS148图4-6所示为83线集成优先编码器74LS148的逻辑符号和引脚排列图，编码优先级别为I7I0依次排列，即I7优先级别最高，I0优先级别最低。编码输出为A2A0，为反码输出，其引脚作用如下：图4-683线集成优先编码器74LS148的逻辑符号和引脚排列图I0I7：编码输入端，低电平有效。A2A0：编码输出端，反码输出。EI：输入使能端，低电平有效。该引脚必须为低电平时，输入

13、信号才有效，集成编码器才工作。GS：选择输出端，一般用于多块编码器级联时表示本组编码输出有效。EO：级联输出使能端，一般用于多块编码器级联时，控制低端编码器的输入使能端。如果本组无有效编码输出，使低端编码器的输入使能端有效工作。4.2译码器4.2.1二进制译码器译码是编码的逆过程，相当于对编码内容的“翻译”，在数字电路中使用较多的是将二进制代码译(翻译)为十进制数，即利用译码电路将输入的二进制数译为相应的十进制数输出。常用的译码器有38译码器、410译码器、416译码器、BCD七段显示译码器等，下面以38译码器74LS138为例介绍译码器功能。38译码器74LS138的逻辑功能和引脚排列如图4

14、7，各引脚功能如下：C、B、A：译码输入。需要译码的三位二进制数据输入端(有时用A2A0表示)。Y0Y7：译码输出。输出与输入二进制数据相应的十进制数据(有时用Q0Q7表示)，低电平有效。E1、E2、E3为片选使能端。当E1、E2接低电平、E3接高电平时芯片正常工作，主要用于从引脚描述和逻辑真值表可知：当E1E20，并且E3=1时，38译码器74LS138正常工作，如输入数据C、B、A为011，则译码后将选中输出端Y3，使其引脚输出低电平0。4.2.2七段数码显示译码器七段数码显示译码器的作用是将8421BCD码译码后通过数码管显示出来。在数字系统中，经常要显示系统的状态、某些参数的数值等，因

15、此大量使用到数码管。但数码管实际上是由多个发光二极管并联而成，要显示某个数字，并不是直接输入某个数值即可，而必须将该数值转换为发光二极管所需要的控制电平，因此这也是一个译码的过程。完成数码管显示译码的集成电路就是显示译码器。1.数码管的结构和原理数码管是由发光二极管显示字段的显示器件，在数字电路和单片机中广泛采用的是七段数码管，其外形如图4-8所示，其尺寸大小不一(一般以英寸为单位)。数码管共有10 根引脚，其中8根为字段引脚，另外两根引脚(3、8引脚)为数码管的公共端，这两个引脚在数码管内部是相互连通的。这种数码管的显示字段(其中还包括一个小数点)各对应一个发光二极管，它们在其内部成“日”字

16、型排列，内部等效结构如图4-9所示。8个字段分别用字母a、b、c、d、e、f、g和dp表示，dp表示小数点。根据发光二极管在数码管内部的连接形式不同可分为共阴极和共阳极两种。对于共阴极数码管而言，内部发光二极管的负极连接在一起组成公共端，而各段发光二极管的正极通过引脚引出，如图4-8c、图4-9所示。因为公共端为发光二极管的负极，因此称为共阴极数码管。其公共端接低电平，而要显示的字段必须接高电平。而对于共阳极数码管而言，内部发光二极管的正极连接在一起组成公共端，而各段发光二极管的负极通过引脚引出，如图4-8d所示。因为公共端为发光二极管的正极，因此称为共阳极数码管。其公共端接高电平，而要显示的

17、字段必须接低电平。当不同的发光二极管组合发光时，就能显示不同的数字，如图4-10所示。如要显示数字0时，只要g段和dp段不亮，而a、b、c、d、e、f6段发光即可显示。图4-10七段数码管的显示字形因此，要数码管显示某数字，并不是将该数字送到数码管就能显示，而必须根据需要转换为相应段的发光二极管亮，即给数码管相应段发光二极管不同的控制电平，而完成这种转换工作的正是数码管显示译码器。2.集成显示译码器MC14511简介(驱动共阴极数码管)显示译码器MC14511的主要作用为将输入的8421BCD码转换为共阴极数码管所需的相应七段码,其引脚和逻辑符号如图4-11所示，应用电路如图4-12所示。BI

18、为消隐端，非符号表示低电平有效。当BI端接低电平时，则无论输入端BCD码为何数值，输出端ag全为低电平，数码管无显示，用来暂时熄灭数码管，使显示系统具有灭零功能，在一般应用中应将该引脚接高电平使其无效。LE为锁存端。当LE接高电平时，MC14511输出端(ag)保持不变，便于瞬间观测快速变化的数值，典型应用如数字频率计；接低电平时，对正常的七段译码功能无影响。所以在一般应用中应将该引脚接低电平使其无效。R1R7为限流电阻，以免电流过大而烧毁数码管或七段译码器MC14511，其阻值一般为470数码管的dp端为小数点控制端，如果要使用，一般应另外设计电路进行控制，这里不用，将其接地。8421BCD

19、码七段显示译码器MC14511真值表见表4-4。4.3数据选择器和分配器在实用的数字系统中，待处理的或处理完毕的信号和数据是多种多样的，如何从众多的数字信号中选择需要的信号，以及如果要将处理完毕的信号送到指定的通道和负载，就需要使用数据选择器和数据分配器。如在通信系统中，为了减少传输线路、节约成本，一般都采用总线复用技术，即在同一条传输线上传送多路数据信号，如图4-13a所示。在数据的传送端使用数据选择器实现多个数据的选择，它有多个输入、单个输出。而在接受端使用数据分配器将数据输送到指定的通道，它有单个输入、多个输出。数据选择器和分配器在功能上相当于两个单刀多掷开关连接而成，如图4-13b4.

20、3.1数据选择器数据选择器(简写为MUX，又称为数字合路器)的作用就是从多个图4-14四输入数据选择器逻辑框图输入信号中选择一个需要的信号。根据输入信号的不同一般有二输入、四输入、八输入、十六输入数据选择器，图4-14是四输入数据选择器的逻辑框图。其中I0I3为四路数据信号输入端，E为片选使能端。E必须有效，芯片才正常工作，一般用于级联控制。S1、S0为通道选择输入端，给S1、S0输入不同的二进制代码，将从输入信号I3I0选择相应的信号从输出端Z输出。1.集成双路四输入数据选择器74LS153图4-15所示是集成双路四输入数据选择器74LS153的逻辑符号和引脚排列图。从图中可以看出，它包含两

21、个相同的四输入数据选择器，分别用字母A、B进行区分，共用通道选择输入端S1、S0。2.数据选择器的级联虽然数据选择器的种类很多，但有时候仍需要将数据选择器级联起来使用。图4-16所示就是用74LS153双路四输入数据选择器级联而成的八输入数据选择器。当S20时，由于EA=0，74LS153的A部分正常工作，可以根据S1、S0的输入状态从I0I3中选择1个信号从ZA输出，经过或门后，输出信号从总的输出端Z输出，同时S2经过非门反相后送到EB，使EB=1，74LS153的B部分不工作。当S21时，由于EA=1，74LS153的A部分不工作，同时S2经过非门反相后送到EB，使EB=0，74LS153

22、的B部分正常工作。可以根据S1、S0的输入状态从I4I7中选择1个信号从ZB输出，经过或门后，输出信号从总的输出端Z输出。从而实现了八输入数据选择器的功能。S2实际上起到高位片选使能端的作用。4.3.2数据分配器数据分配器(简写为DMUX，又称为数字分路器)的作用和数据选择器正好相反，它将一个输图4-17四输出数据选择器逻辑框图入信号分送到多个输出端。根据输出端的不同一般有二输出、四输出、八输出、十六输出数据分配器，图4-17所示是四输出数据选择器逻辑框图。其中I为数据信号输入端，E为片选使能端，必须有效芯片才正常工作，一般用于级联控制。S1、S0为通道选择输入端，给S1、S0输入不同的二进制代码，可将输入信号I传送到相应的输出端Y0Y3输出。数据分配器实际上可以由译码器来实现。当译码器作数据分配器使用时，是将译码器的片选使能端E作为数据输入端I，将译码输入端(C、B、A)作为通道选择输入端，将译码输出端Y作为数据分配器的输出端。如果译码器有多个片选使能端，将剩余的片选使能端作为数据分配器的片选使能端,如图4-18所示。图4-18所示是利用38译码器74LS138作为18数据分配器使用。首先将原译码器的片选使能端分配如下：选取片选控制端E2作为数据分配器的数据输入端，E3作为数据分配器的片选使能端E2，而E1也作为数据分配器的片选使能端E