单片微机原理与应用part_02课件

1、“单片机原理与应用”课程 第 2 章 51系列单片机的结构及原理 2022/7/211第2章：51系列单片机的结构及原理 2.1 51系列单片机的结构原理2.2 51系列单片机的存储器组织2.3 51系列单片机的输入/输出口2.4 51系列单片机的时钟电路与时序 2.5 51系列单片机的复位电路2.6 低功耗工作方式与看门狗定时器2022/7/212【基本知识点与要求】理解51系列单片机的内部结构、基本组成、访问存储器的时序、低功耗工作方式、看门狗定时器。(2) 熟练掌握51系列单片机的引脚与功能。(3) 熟练掌握51系列单片机的存储器组织与I/O接口的特点、操作方法。(4) 熟练掌握51系列

2、单片机的时钟电路、时序及其相关概念 和复位电路。【重点与难点】 重点是51系列单片机的内部资源、外部引脚与功能、存储器组织、时钟电路、时序和复位电路。难点是内部数据存储器及高128B数据存储单元与SFR区域的区别与使用方法，访问片外ROM/RAM的指令时序。第2章：51系列单片机的结构及原理 2022/7/2132.1 51系列单片机的结构原理2.1.1 51系列单片机的基本组成：2022/7/2142.1 51系列单片机的结构原理2022/7/2152.1 51系列单片机的结构原理1. 一个 8位CPU；2. 4KB片内ROM/EPROM/Flash、128B RAM；3. 4个8bit并行

3、 I/O口 P0P3；4. 2个16位定时器/计数器T0、T1；5. 片内中断处理系统，5个中断源，2个优先级；6. 片内全双工异步串行I/O口UART；7. 时钟电路。 89C52的变化，8K Flash ROM代替4k ROM, RAM增加到256B, 增加了一个16bit定时/计数器（ T2 ）。2.1.1 51系列单片机的基本组成：2022/7/2162.1 51系列单片机的结构原理2.1.1 51系列单片机的内部组成：1. 中央处理单元CPU （1）运算器 以ALU（Arithmetic and Logical Unit）为核心，由暂存器1、暂存器2、累加器ACC(Accumulat

4、or，简称A)、B寄存器、布尔处理器和程序状态寄存器PSW（Program Status Word） 组成。 主要完成: 算术运算（加、减、乘、除、增量、减量、十进制数调整）、逻辑运算（与、或、异或）、位运算（位置“1”、置“0”和取反）和数据传送等操作，运算结果的状态由PSW保存。 2022/7/2172.1 51系列单片机的结构原理（2）控制器 由程序计数器PC(Program Counter)、PC加1寄存器、指令寄存器IR（Instruction Register）、指令译码器ID（Instruction Decoded）、数据指针DPTR(Data Pointor)、堆栈指针SP(S

5、tack Pointor) 、缓冲器和定时控制电路等组成。主要完成指挥控制工作，协调单片机各部分正常工作。 2. 片内存储器 51系列单片机存储器空间有程序存储器和数据存储器两个独立的空间，这种形式为哈佛结构（分别独立编址）。AT89S51有128B的片内数据存储器RAM、可外扩展64KB；有4KB可在系统编程的Flash ROM，可外扩展到64KB。 2022/7/2182.1 51系列单片机的结构原理3. I/O接口与部件 51系列单片机有4个8位并行I/O接口。每一个接口都有数据输出锁存器、输入缓冲器和输出驱动器。锁存器作为特殊的寄存器属于端口，具有端口地址。CPU通过内部总线对I/O接

6、口中的寄存器进行读写，由于每一个接口只有一个端口，对单片机而言就不再区分两者，我们把4个接口和其中的锁存器都统一标记为P0P3，简称为P0口、P1口、P2口和P3口。51系列单片机还有1个可编程全双工异步串行I/O接口UART。 这里所讲的并行就是所有各位数据同时并排传输的方式；串行就是所有各位数据按一定顺序，一位接着一位传输的方式。 另外，还有定时器/计数器、中断系统。 2022/7/2192.1 51系列单片机的结构原理2.1.2 单片机引脚及功能 RST/VPDP3.1P3.2P3.3P3.4P3.5P3.6P3.7P3.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7P1.0

7、P2.6P2.5P2.4P2.3P2.2P2.1P2.0P2.7P0.1P0.2P0.3P0.4P0.5P0.6P0.7P0.0RXD TXD INT0 INT1 T0 WR RDT1 XTAL2XTAL1VssVcc51系列40393837363534333231302928272625242322211234567891011121314151617181920P0口:I/O 口 或 数据总线/低8位地址总线复用口P1口: I/O口P3口:I/O口或第2功能口P2口:I/O口 或高8位地址总线控制总线控制总线EA/VPPALE/PROG/ PSEN时钟复位引脚2022/7/21102.1

8、51系列单片机的结构原理 51系列单片机的引脚可分3类：电源引脚、控制引脚、输入/输出（I/O）引脚。以DIP-40封装说明引脚功能。 1. 电源引脚（2根）（1）Vcc（Volt Current Condenser，第40引脚）：电源端，接+5V电源。 （2）GND（Ground，第20引脚）：接地引脚，有时标记为Vss。 2. 控制引脚（6根） （1）RST/VPD（Reset，第9引脚）：复位信号输入引脚/备用电源输入引脚。 2022/7/21112.1 51系列单片机的结构原理 （2）XTAL1（第19引脚）：晶体振荡器接入的一个引脚。若采用外部输入时钟信号，对CHMOS型51系列单片

9、机，此引脚作为外部时钟的输入端；对HMOS型51系列单片机，此引脚接地。 （3）XTAL2（第18引脚）：晶体振荡器接入的另一个引脚。若采用外部输入时钟信号，对CHMOS型51系列单片机，此引脚悬空；对HMOS型51系列单片机，此引脚作为外部时钟的输入端。2022/7/2112单片机XTAL1XTAL21918C1C2电容C1、C2通常选 2030PF左右振荡频率1.2MHz12MHz晶振内部时钟方式电路设计原理图C1、C2取值对振荡频率输出稳定性、大小及振荡电路的起振速度有一定的影响。2.1 51系列单片机的结构原理2022/7/21132.1 51系列单片机的结构原理EA/VPP (31)

10、PSEN(29)名称功 能片外取指信号（片外程序存储器读）输出低电平有效。通过P0口读回指令或常数。控制的是片外程序存储器程序存储器选择信号 EA=0 时，选外部ROM；1，地址小于4k时，选内部ROM地址大于4k时，选外部ROMP0口是数据/地址复用口P0口输出数据信息P0口输出地址信息锁存地址 ALE /PROG 302022/7/21142.1 51系列单片机的结构原理 2. 输入 / 输出引脚（32根） （1）P0口（P0.0P0.7，第3932引脚）作双向I/O口使用或者作为地址总线低8位/数据总线使用。 （2）P1口（P1.0P1.7，第18引脚）：P1口的第一功能是作为准双向I/

11、O口使用，其功能完全由用户程序进行定义。这里称准双向口是由于接口内部有拉高电路。 P1口的第二功能 引 脚第二功能符号 第二功能描述P1.0 (1)T2T2的外部计数脉冲输入P1.1 (2)T2EXT2的外部触发脉冲输入 P1.5 (6)MOSI在系统编程串行数据输入P1.6 (7)MISO在系统编程串行数据输出 P1.7 (8) SCK 在系统编程串行时钟输入2022/7/21152.1 51系列单片机的结构原理 （3）P2口（P2.0P2.7，第2128引脚）：P2口作为一般的准双向I/O口使用或者高8位地址总线输出引脚。在对AT89S51片内的Flash进行并行编程和校验时，P2口接收高

12、8位地址信号和一些控制信号。 （4）P3口（P3.0P3.7，第1017引脚）：P3口一般作为准双向I/O口使用或者第二功能引脚。在对AT89S51片内的Flash进行并行编程和校验时，P3口接收控制信号。 2022/7/21162.1 51系列单片机的结构原理 引 脚第二功能符号 第二功能描述P3.0 (10)RxD 串行通信数据接收引脚P3.1 (11)TxD 串行通信数据发送引脚P3.2 (12) 外部中断0请求信号输入引 脚，低电平有效P3.3 (13) 外部中断1请求信号输入引 脚，抵电平有效P3.4 (14)T0 定时/计数器0外部计数脉 冲输入引脚P3.5 (15) T1 定时/

13、计数器1外部计数脉 冲输入引脚P3.6 (16) 外部数据存储器写选通信号， 低电平有效P3.7 (17) 外部数据存储器读选通信号， 低电平有效P3口的第二功能 2022/7/21172.2 51系列单片机的存储器组织 51系列单片机的存储器从物理位置看，有4个存储器空间，即片内数据存储器（简称片内RAM）、片内程序存储器（片内ROM）、片外数据存储器（片外RAM）和片外程序存储器（片外ROM），如图所示 。51系列单片机存储器的物理位置 2022/7/2118 从使用的角度来看，51系列单片机的存储器空间又可分为3个部分，如图所示。 2.2 51系列单片机的存储器组织 程序存储器 数据存储

14、器 外部数据存储器 2022/7/2119 （1）片内外统一编址的64KB程序存储器空间，地址范围0000H0FFFFH。 （2）64KB的片外数据存储器空间，地址范围0000H0FFFFH。 （3）51单片机片内数据存储器RAM 128B，地址范围为00H7FH；增强型AT89S52的片内数据存储器RAM 256B，地址范围为00H0FFH。2.2 51系列单片机的存储器组织2022/7/2120 2.2.1 程序存储器空间 (a) ROM空间地址分布 (b) ROM低地址中断入口单元 2022/7/2121 当 =1时：程序计数器PC在0000H0FFFH范围内（即前4KB单元），则执行片

15、内Flash ROM中的程序；PC的值超过0FFFH时，则会自动转去执行片外ROM中1000H0FFFFH范围的程序。 当 =0时：只能寻址片外程序存储器，地址从0000H开始，到0FFFFH。 2.2.1 程序存储器空间 51系列单片机的程序存储器ROM主要用来存放程序、常数或表格等，最大寻址空间64KB。 AT89S51片内有4KB的Flash ROM，80C51内部有4KB的掩膜ROM，87C51内部有4KB的EPROM(OTP)，而80C31内部没有程序存储器。 当 =1时：程序计数器PC在0000H0FFFH范围内（即前4KB单元），则执行片内Flash ROM中的程序；PC的值 超

16、过0FFFH时，则会自动转去执行片外ROM中1000H 0FFFFH范围的程序。 当 =0时：只能寻址片外程序存储器，地址从0000H开 始，到0FFFFH。2022/7/2122 2.2.2 数据存储器空间 51系列单片机的数据存储器RAM主要用来存放数据和运算的中间结果等。51系列单片机的数据存储器分片内RAM和片外RAM两部分。 (a) 片内RAM和SFR空间分布 (b) 片外RAM空间单元 2022/7/21232.2.2 数据存储器内部低128B字节地址位地址1工作寄存器区： 4组寄存器（寄存器阵列）。即4个工作寄存器0区3区，每组8个寄存单元（每单元8位），以R0R7作寄存器名，暂

17、存运算数据和中间结果。字节地址为00H1FH。2位寻址区 ：字节地址为20H2FH，既可作RAM，也可位操作。共有16个RAM单元，共128位，位地址为00H7FH。3用户RAM区： 80个单元，地址为30H7FH，在一般应用中常作堆栈区。2022/7/21242.2.2 数据存储器内部低128B2022/7/2125 这些寄存器的功能已经作了特殊规定，通常用来存储当前要执行的指令的存储地址、操作数和指令执行后的状态等信息。因此也称为特殊功能寄存器，简称为SFR寄存器。访问SFR只能使用直接地址方式。 51单片机片内数据存储器的高128字节单元供专用寄存器使用，它们分布在单元地址为80H0FF

18、H的空间中。2.2.2 数据存储器高128B+外 51系列单片机可以扩展64KB的RAM和I/O端口，外部RAM和I/O端口是统一编址的，CPU对他们具有相同的操作。 2022/7/2126 2.2.3 特殊功能寄存器 80C51 有21个SFR，AT89S51单片机在此基础上增加了1组数据指针（DP1，16位）、2个辅助寄存器（AUXR、AUXR1）和一个看门狗定时器复位寄存器（WDTRST），总计有26个特殊功能寄存器。其中的11个具有位寻址功能，它们的字节地址能够被8整除，即字节地址的十六进制数最低位是0或8。 2022/7/21272022/7/2128 2.2.3 特殊功能寄存器 (

19、1) 累加器 ACC（Accumulator 8位） 用于存放操作数或运算中间结果的8位专用寄存器，如算术运算、逻辑运算、数据传送、移位操作等。其物理地址为0E0H，也可使用ACC代表物理地址。对ACC可进行位寻址，通常用ACC.n（n=07）表示。 (2) 寄存器B （8位） 与累加器A配合执行乘、除运算，也可用作通用寄存器。 (3) 程序状态字PSW （8位） PSW是可位寻址的8位寄存器，主要用于存储当前指令执行后的程序状态，这些状态可作为执行下一条指令的条件。 各位定义如下： 2022/7/2129 2.2.3 特殊功能寄存器PSW.7PSW.6PSW.5PSW.4PSW.3PSW.2

20、PSW.1PSW.0CYACF0RS1RS0OVF1P CY (Carry PSW.7)-进位（借位）标志位。 功能一：算术运算的进位（借位）标志位，在无符号数的加（减）中，若运算结果的最高位有进位（借位）时，CY由硬件置“1”，否则清“0”，或者说进位（借位）位在CY中保存； 功能二：在位操作中，CY作为布尔处理器的位累加器C来使用 。2022/7/2130 2.2.3 特殊功能寄存器 AC (Auxiliary PSW.6)-辅助进位标志位。 在进行加（减）运算中，若累加器A中的ACC.3向ACC.4有进位（借位）时，AC由硬件置“1”，否则清“0”。该位常用于调整BCD码运算结果 。 F

21、0(Flag Zero PSW.5)-用户标志位。 用户可以根据程序执行的需要，通过软件置“1”或清“0”。 RS1和RS0(PSW.4和PSW.3)工作寄存器组选择位。 RS1和RS0由软件置“1”或者清“0”，它们和工作寄存器的关系如下表所示，被选中的工作寄存器组即为当前工作寄存器组 。2022/7/2131 2.2.3 特殊功能寄存器 RS1 RS0工作寄存器组RS1 RS0工作寄存器组0 001 0 20 111 1 3工作寄存器组选择表 OV (Overflow PSW.2)-溢出标志位 在带符号数的算术运算中，若运算结果超出了相应机器字长表示的范围（对8位二进制数而言，即超出-12

22、8+127），产生溢出，OV由硬件置“1”，表示运算结果是错误的；否则，OV由硬件清“0”，表示运算结果正确。2022/7/2132 F1（PSW.1）-系统保留位、未用。 P (Parity PSW.0)-奇偶标志位。 用于指示累加器A中的“1”的个数的奇偶性。若A中有奇数个“1”则P由硬件置“1”；若A中有偶数个“1”或者A=00H时，P由硬件清“0”。 2.2.3 特殊功能寄存器（4）堆栈指针SP (Stack Pointer)。SP是8位专用寄存器，作为堆栈指针它始终指向堆栈的顶部。 所谓堆栈是一个连续的数据存储区域，其存取原则为“后进先出”，或“先进后出”。堆栈的操作有两种：进栈和出

23、栈。 2022/7/2133 51系列单片机的堆栈是向上生成型（向地址增大的方向生成），进栈操作过程是SP先加1，然后数据压入；出栈过程是SP指向的数据从中弹出，然后SP减1。 （5）数据指针DPTR (Data Pointer) DPTR是16位专用寄存器，用来存放读外部程序存储器或读/写外数据存储器的16位地址。既可以按16位寄存器使用，也可以按两个8位寄存器DPH和DPL来使用。其中DPH是DPTR的高8位，DPL是DPTR的低8位。对于AT89S51来说，DPTR就是DP0。 2.2.3 特殊功能寄存器2022/7/2134（6）程序计数器PC（Program Counter） PC是

24、16位的二进制计数器，专门用于存储CPU要执行的下一条指令的第一字节在ROM中的存储地址，控制程序的执行顺序。PC没有地址，是不可寻址的，用户无法对它进行读写，但可以通过转移、调用、返回等指令改变其值，以实现程序的转移。 其余的和中断、定时器(IE、IP、 T0、T1、TMOD、TCON)及串行口有关的特殊功能寄存器(SBUF、SCON、PCON)将在后续的相关章节中介绍。此外，还有4个端口寄存器。 * 专用寄存器只能使用直接寻址方式，书写时既可使用寄存器符号，也可使用寄存器单元地址。 2.2.3 特殊功能寄存器2022/7/2135 51系列单片机有4个8位并行I/O端口P0P3。每个端口都

25、有8根I/O口线，每根线都能独立的作为输入或输出。在组成结构上每1个端口都有1个锁存器、输入缓冲器和1个输出驱动器。具有字节寻址和位寻址功能 1. P0端口 由1个输出锁存器（D触发器）、2个输入缓冲器、一个转换开关MUX、1个输出驱动电路（T1、T2）、1个与门和1个反相器组成。 2.3 51系列单片机的输入/输出口 P0口的其中1位的电路结构 2022/7/2136（1）用作通用I/O口 无外扩展存储器时，P0口可作通用I/O口。此时，CPU发出控制电平“0”封锁与门，T1截止，同时使转换开关接通b点。输出驱动级工作在漏级开路方式，需要外接上拉电阻。 用作输出口。内部数据总线的数据在“写锁

26、存器”信号作用下，通过D锁存器端输出，送到T2，再经过T2反相，则在P0.X上出现的数据正好与数据总线信号一致。需要外接10K上拉电阻。 2.3 51系列单片机的输入/输出口 P0口的其中1位的电路结构 2022/7/2137 2.3 51系列单片机的输入/输出口 用作输入口。输入的数据可以来自端口的锁存器，也可以来自端口引脚，究竟是哪一种情况，由执行的输入操作来决定。 P0口的其中1位的电路结构 输入操作读引脚，P0.X上出现的数据经图下面一个缓冲器读到内部数据总线上。 输入操作读锁存器，锁存器的数据经图中上面一个缓冲器读到内部数据总线上，然后经过运算，再回送结果到P0端口的锁存器，并出现在

27、引脚上。 2022/7/2138 2.3 51系列单片机的输入/输出口（2）用作地址/数据线 当系统外扩展存储器时，P0口就作为地址/数据总线用。CPU及内部控制信号为“1”，使转换开关接通a点，反相器的输出和T2管栅极相连。在这种情况下，若地址/数据线为“1”，则T1导通、T2截止，P0.X输出为“1”；反之，T1截止、T2导通，P0.X输出为“0”。当数据从P0口输入时，成为读引脚状态。 P0口作为地址/数据总线使用时是一个真正的双向口，而作为通用I/O口使用时属于准双向口。 2022/7/2139 P1口作为通用I/O使用。作为输出时，无需再接上拉电阻，每个引脚可驱动4个LSTTL门电路

28、。做输入口时，必须先向锁存器写“1”，使T2截止。P1口作为通用I/O口，属于准双向口2. P1端口 P1口的其中1位的电路结构如图所示。它由1个输出锁存器（D触发器）、2个输入缓冲器、1个输出驱动电路（T2、上拉电阻）组成。 2.3 51系列单片机的输入/输出口 P1口的其中1位的电路结构 2022/7/2140 P2口的其中1位的电路结构如图所示。由1个输出锁存器（D触发器）、2个输入缓冲器、1个转换开关、1个反相器和1个输出驱动电路（T、上拉电阻）组成 。 2.3 51系列单片机的输入/输出口3. P2端口（1）作通用I/O口 当系统只扩展256B的片外数据存储器时，仅使用地址的低8位，

29、P2口可作为通用I/O口使用。控制信号为0，转换开关下方接通，P2口作为通用I/O口，属于准双向口。 P2口的其中1位的电路结构 2022/7/2141 2.3 51系列单片机的输入/输出口（2）P2口用作地址总线 当系统需要在片外扩展程序存储器或者数据存储器超过256B时，单片机内部硬件自动使控制信号为“1”，转换开关接向地址线，P2.X的输出正好和地址线上的信息一致。P2口用作地址总线高8位。 4. P3端口 P3口的其中1位的电路结构如图所示。它由1个输出锁存器（D触发器）、3个输入缓冲器、1个与非门和1个输出驱动电路（T、上拉电阻）组成。 P3口的其中1位的电路结构 2022/7/21

30、42 2.3 51系列单片机的输入/输出口（1）P3口用作第一功能（通用I/O口） P3口作通用I/O口时，其第二功能输出为1，口中的每一位都可以定义为输入或输出，工作原理与P1口类似。此时P3口为准双向口。 P3口的其中1位的电路结构 （2）P3口第二功能 CPU不对P3口进行字节或者位寻址时，内部硬件自动使P3口的锁存器置1，打开第二功能输出的门，使P3.X的输出正好和第二功能输出的信息一致。P3口的第二功能见表，第二功能应用非常重要。 2022/7/2143 2.3 51系列单片机的输入/输出口5. 端口的负载能力与应用方法 （1）端口的带负载能力 在端口电平兼容的情况下，带负载能力就是

31、前级在保持“1”或“0”信号不变时，能够驱动后级的同类门的个数。低功耗型单片机端口的电平与CMOS和TTL电平兼容。 P0口的每一位能够驱动8个LSTTL门电路。作为通用I/O口时，输出驱动电路是开漏的，在驱动集电极开路（OC门）电路或者漏级开路电路时需要外接上拉电阻。作为地址/数据线使用时，无需外接上拉电阻。 P1P3口每一位能够驱动4个LSTTL门电路。其输出驱动电路均有上拉电阻，所以可方便地由集电极开路（OC门）电路或者漏级开路电路所驱动，无需外接上拉电阻 。2022/7/2144（2）P0P3口选择使用注意问题 若51系列单片机内部程序存储器ROM够用，不需要片外扩展存储器和I/O口，

32、则P0P3均作为通用I/O口使用。 4个口在作为输入口使用时，必须先对相应端口的锁存器写入“1”。 P2口作地址线使用时，未使用的高位线可以作为RAM或者I/O口的片选信号，不可以作为通用I/O口线使用。 P3口的某些位做第二功能使用时，未用的口线仍然可以作为单独的I/O口线使用。 2.3 51系列单片机的输入/输出口2022/7/2145 2.4 时钟电路与时序 单片机的时钟信号用来提供其内部各种微操作时间基准。单片机的时序就是CPU执行指令时所需控制信号的时间顺序。所以单片机系统就是一个由同步时序控制的时序系统。 1. 内部振荡方式 AT89S51单片机的内部有一个用于构成内部振荡器的反相

33、放大器，XTAL1和XTAL2分别是放大器的输入和输出端，在这两个引脚之间外接1个石英晶体或陶瓷振荡器，就可构成一个自激振荡器。电容C1、C2起到稳定振荡频率、快速启振的作用。石英晶体，C1、C2值分别为30pF10pF；陶瓷谐振器，C1、C2值分别为40pF10pF。晶振可选用12MHz。为了减少寄生电容，晶振器和电容应尽可能安装的与单片机芯片靠近。2.4.1 片内振荡器及时钟信号的产生 2022/7/21462. 外部振荡方式 把已有的时钟引入单片机，外部振荡脉冲信号由XTAL1端输入单片机，XTAL2端悬空。外接的脉冲高、低电平持续时间大于20ns，此方式便于多块芯片同时工作，便于同步。

34、 2.4 时钟电路与时序 2022/7/2147 2.4 时钟电路与时序 2.4.2 时序及有关概念 时序反映的是各控制信号在时间上的相互关系，是用定时单位来说明的。微处理器的定时单位从小到大的顺序是：时钟周期（节拍）、状态、机器周期、指令周期。 1. 时钟周期 一个时钟(振荡)脉冲持续的时间就称为一个时钟周期(Clock Cycle)，也称为节拍(P，Pulse)。它是晶体振荡器产生的时钟频率的倒数，是微型计算机系统中的最小、最基本的时序定时单位。 2. 状态 状态由节拍构成。51系列单片机中状态用S(State)表示，1个状态包含2个节拍，分别称为前拍P1和后拍P2。 2022/7/214

35、8 2.4 时钟电路与时序 4. 指令周期 指令周期(Instruction Cycle)就是CPU取出一条指令，到该条指令执行完成所需要的时间，以机器周期为单位。由于机器执行不同的指令所需要的时间不同，因此执行不同的指令所需要的机器周期数不同。通常一条指令执行所需要的时间在14个机器周期。单片机中按照指令执行所需要的机器周期数将其分为单周期指令、双周期指令和四周期指令三种。 3. 机器周期 CPU访问存储器或I/O端口一次（读写一个字节）所需要的时间就是一个机器周期(Machine Cycle)。51系列单片机采用定时控制方式，它有固定的机器周期。规定1个机器周期包括6个状态或者12个时钟周

36、期，也就是振荡脉冲的12分频，可依次表示为S1P1、S1P2 S6P2。2022/7/2149 机器周期（s）=12/f，f是晶振频率（MHz）。当晶振频率为24MHz时，机器周期是0.5s，当晶振频率为12MHz时，机器周期是1s，当晶振频率为6MHz时，机器周期是2s。后续的许多程序设计或者定时器应用中都要用到。 2.4 时钟电路与时序 思考： 设单片机晶振频率为12MHz，问机器周期为多少？指令周期分别为多少？ 指令的运算速度与指令所包含的机器周期数有关，执行指令的机器周期数越少，指令执行得越快。或者说，指令的执行速度由系统时钟频率决定的，时钟频率越高，执行指令速度越快。指令周期是时序的

37、最大时间单位。 2022/7/2150 CPU执行任何一条指令都分为取指令和执行指令两个阶段。 取指令阶段是把程序计数器（PC）中的地址送到程序存储器，在读控制信号的作用下，从存储器中取出需要执行的操作码和操作数。 执行指令阶段包括对指令操作码译码和产生控制信号、完成指令执行的过程。 2.4.3 指令的取指/执行时序 2.4 时钟电路与时序 2022/7/2151 2.4 时钟电路与时序 2022/7/2152 51系列单片机片外存储器有程序存储器ROM和数据存储器RAM两种，CPU访问它们的指令也分两类、时序也有所不同。 2.4.4 访问片外存储器的操作时序 2.4 时钟电路与时序 1.访问

38、外部ROM的操作时序 2022/7/2153 2.4 时钟电路与时序 访问片外ROM时，除了ALE外，还需要信号有效，需要P0口提供低8位地址、P2口提供高8位地址。 2. 访问外部RAM的操作时序 2022/7/2154 2.4 时钟电路与时序 访问片外RAM时，要进行两步操作：第一步是先从外部ROM中取出访问片外数据存储器指令MOVX；第二步是根据MOVX指令所给出的数据选中外部RAM某单元，再对该单元进行操作。 第一个机器周期是从外部ROM中取指令，在S4P2之后，将取来的指令中的外部RAM地址输出，P0口送出低8位地址，P2口送出高8位地址。第二个机器周期中，ALE第一个有效信号不再出

39、现，读信号有效，将外部RAM的数据读出送到P0口。以后尽管ALE的第二个信号出现，但没有操作进行，从而结束了第二个机器周期。 【注意】在访问外部RAM时，ALE丢失1次，所以不能用ALE作为精确的时钟输出 。2022/7/2155 复位是一种操作，就是使CPU和系统中的其它部件都置为一个确定的初始状态，并从这个初始状态开始工作。 复位可以使死机状态下的单片机重新启动。 2.5 51系列单片机的复位电路 1. 复位与复位电路 复位可分为上电复位、按键复位（外部复位）和内部复位。外部复位就是使RST端上保持2个机器周期以上的高电平，内部复位就是WDT产生的复位。 2022/7/2156 2.5 5

40、1系列单片机的复位电路 上电复位和按键复位的电路 2. 单片机复位后的状态 单片机复位后，所有的内部SFR和一些引脚都被赋予默认值，SFR状态如下表所示。ALE和引脚输出高电平，即ALE= =1，PC=0000H，单片机从起始地址0000H开始执行程序。 2022/7/2157 2.5 51系列单片机的复位电路 寄存器复位状态寄存器复位状态PC0000HTH000HACC00HTL000HB00HTH100HPSW00HTL100HSP07HTH200HDP00000HTL200HDP10000HTMOD00HP0P3FFHT2MOD00HSCON00HTCON00HIP0000BT2CON0

41、0HIE00000BRCAP1H00HWDTRSTBRCAP2H00HAUXR000BAUXR10B2022/7/21582.6 低功耗方式与看门狗定时器1. 低功耗工作方式 除本身属低功耗外，单片机还提供了两种低功耗工作方式（节电工作方式），即空闲（等待、待机）方式和掉电（停机）保护方式，以进一步降低功耗。 低功耗工作方式不是自动产生的，而是通过软件设定的。两种低功耗工作方式由电源及波特率控制寄存器PCON来设定。PCON位于特殊功能寄存器区的87H单元，是1个不可位寻址的8位SFR，各位定义如下：（复位后 0 xxx000B） 2022/7/21592.6 低功耗方式与看门狗定时器D7D6

42、D5D4D3D2D1D0SMODGF1GF0PDIDL其中，:保留位。 SMOD是波特率培增位，在串行通信中使用。SMOD=1，串行通信波特率加倍。 GF1、GF0：通用标志位，由软件置位、清零。 PD: 掉电方式控制位。PD=1，进入掉电保护方式。 IDL：空闲方式控制位。IDL=1，进入空闲方式。2022/7/21602.6 低功耗方式与看门狗定时器（1）空闲（等待、待机）方式 空闲（等待、待机）方式是指CPU在不需要执行程序时停止工作，以取代不停地执行空操作或原地踏步等操作。 振荡器继续运行，CPU停止工作，中断控制电路、定时/计数器和串行口等环节在时钟的控制下正常运行，CPU现场（堆栈指针SP、程序计数器PC、程序状态字PSW、累加器ACC），内部RAM和其它SFR的内容保持不变，引脚保持进入空闲方式时的状态，ALE和保持高电平。 当CPU执行一条置PCON.0（IDL）为1的指令后，系统进入空闲方