《数字电子技术(第二版)》课后习题参考答案

1、 PAGE 28数字电子技术（第二版）课后习题参考答案课题一 认识数字电路任务一 认识数制与数制转换一、填空题1123212731215412315BODH二、计算题指示灯工作状态不同数制表示指示灯工作状态1Y3Y2Y1Y0二进制十进制八进制十六进制00000000001111001022200113330100444010155501106660111777100081081001911910101012A10111113B11001214C11011315D11101416E11111517F254，85，42730101，1100，1 1000， 11 0111417O，37O，66 O

2、5110B，010 111B，001 101 110B60FH，36H，0AE63H70001 0110B，0010 1010B，1111 1100 0000B任务二 学习二进制数算术运算一、计算题（给出的二进制均是无符号数）1（1）1 0000（2）1 0000 10012（1）10 1010（2）1010 11113（1）1 0100（2）110 00004（1）101（2）11二、写出下列带符号位二进制数（原码）所表示的十进制数（1）+110（2）-15（3）-42（4）+127（5）+111（6）-63（7）+0（8）+32 767（9）-32 768三、问答题1答：左移，移动 3 位

3、，应作乘以 8 运算。答：左移，移动 4 位，应作乘以 16 运算。答：右移，移动 7 位，应作除以 128 运算。答：右移，移动 3 位，应作除以 8 运算。答：4 位二进制无符号数的最大值是 15。答：8 位二进制无符号数、有符号数的最大值分别是 255 和+127。答：16 位二进制有符号数的最大值是+32 767。任务三学习二进制代码一、填空题1二进制数2438，4，2，1二、判断题123456三、计算题136，55，8920011 00108421，0101 0010 01118421，0001 0011 0110 10018421任务四 认识基本逻辑关系并测试逻辑门一、填空题1与或

4、非2130410 5Y=AB 6Y=A+BY=AY=ABY=A+BY=AB=AB+AB二、选择题1D2A3B，C4A，D三、判断题1234 四、问答题11答：Y =ABCD22答：Y =A+B+C+D五 绘图题1234任务五 测试 TTL 集成门电路答：TTL 集成门电路电源电压范围为 4.755.25V 之间，额定电压为 5V。答：与逻辑的多余输入端可直接或通过电阻（ 10010k）与电源 U CC相接，或将多余的输入端与正常使用的输入端并联使用。或逻辑的多余输入端不能悬空，只能接地。答：对于多余的输出端，应该悬空处理，不允许直接与电源或地相连接。但有时为了增大驱动负载的能力，对于同片相同功

5、能的输出端可以并接，同时输入端也必须并接。答：OC 门电路的输出端未连接负载电阻和电源，正常工作时需要外接负载电阻和驱动电压。OC 门在逻辑功能上可以实现“线与”逻辑，即两个以上的OC 门的输出端可以直接连接（通过负载电阻接电源），当其中某一个输出端为低电平时，公共输出端为低电平，即实现“线与”逻辑功能。非 OC 门电路的输出端不能连接，所以不能实现“线与”逻辑。答：外接驱动电压应选择 9V。答：3 态门除高电平和低电平两种输出状态外，还有第三种输出状态高阻态（ Z）。3态门的特点使得在总线上可以连接多个 3 态门的输出端，轮流接收来自不同 3 态门的输出信号。答：（1）输出低电平。（2）输出

6、低电平。（3）输出高电平。（4）输出高电平。（5）输出高电平。（6）输出低电平。任务六 测试 CMOS 集成门电路一、选择题1D2B二、判断题123456任务八 化简逻辑函数一、填空题102131415060708190，110011112A13114A15116017A18A190二、化简题1Y=AB+B+AB=AB+B(1+A)=AB+B=A+B3Y=ABC+AB+AD+A D=AB(C+1)+(A+A)D=AB+D5Y=A(A+B)(A+B)(A+B)=AB(A B+AB)=AB A B+AB AB=02Y=ABC+A+B+C+D=ABC+ABC+D=1+D=14Y=AB+AB+AB=A

7、(B+B)+(A+A)B=A+B课题二 组装和测试组合逻辑电路任务一 分析和测试给定的组合逻辑电路答：组合逻辑电路的特点是任意时刻的输出状态仅取决于当时的输入状态， 而与电路过去状态无关。答：分析组合逻辑电路可按如下步骤进行：按信号传递方向由后向前逐级写出电路的逻辑函数式。由逻辑函数式列出真值表。根据真值表分析逻辑功能。3答：图 2-3 所示组合逻辑电路是同或门逻辑。4答：由真值表可知，当 3 个输入变量 A，B，C 取值一致时，输出 Y=1，否则 Y=0。所以这个逻辑电路可以判断 3 个输入变量的取值是否一致，故称为输入一致判别逻辑电路。任务二 设计和测试“四舍五入”逻辑电路答：设计组合逻辑

8、电路可按以下步骤进行：根据设计要求设置输入、输出变量。按输入、输出变量之间的逻辑关系列出真值表。由真值表写出逻辑函数式，并通过化简得到最简逻辑函数式。由最简逻辑函数式绘出逻辑电路图。用实际元器件实现逻辑电路。答：输入变量的某些取值在工作过程中始终不会出现，这些最小项称为约束项。既然约束项不会出现，那么将约束项加到函数式中或者从函数式中删掉，对函数没有影响。约束项在 卡诺图中用符号“”表示，在化简过程中，可以根据需要将这些约束项看作 1 或者 0。解：解：Y= m(7,11,13,14,15)=ABD+ABC+ACD+BCD=ABD ABCACDBCD任务三 应用编码器、译码器组装十进制数码显示

9、电路一、填空题1编码28421BCD优先编码58421BCD 码七段字形显示码七阳阴二、问答题答：74LS147 输入端I9的优先级别最高，其他依次降低， I0的优先级别最低。输入端I1隐含。答：输出编码信号是 8421BCD 码的反码。答：CD4511 拒绝非 8421 码，当输入信号是 10101111 时，输出数据全为 0。答：共阴极、共阳极数码管分别用高、低电平驱动。CD4511 和 74LS48 驱动共阴极数码管；74LS47 驱动共阳极数码管。任务四 应用数据选择器组装三地开关控制电路一、填空题多一多一二、问答题答：当使能端无效时，数据选择器被禁止；当使能端有效时，数据选择器处于工

10、作状态。答：数据选择器的输出信号由地址码选择决定。3答：对应 D7，D5，D2，D1 的地址码分别是 111B，101B，010B，001B。三、设计题任务五 应用加法器组装 BCD 码转余 3 码电路一、填空题进位半加进位全加二 、 判 断 题 12 三、问答题答：一片 74LS283 加法器只能完成 4 位二进制数的加法运算。答：要完成十六位二进制数相加需要 4 片 74LS283。任务六 应用数值比较器组装工件规格识别电路一、填空题=二、选择题1B2A3C三、判断题1234课题三 触发器的应用任务一 应用 RS 触发器制作手动脉冲信号发生器一、填空题两翻转记忆一与非输入输出记忆610二、

11、判断题123 三、绘图题12任务二 学习和测试 JK 触发器一、填空题1002113014105保持 翻转 置 0置 1二、绘图题12任务三 应用 D 触发器组装 4 人抢答器一、判断题1234 二、绘图题12任务四 触发器功能转换123456789课题四 组装与测试时序逻辑电路任务一 分析和测试给定的时序逻辑电路问答题答：时序逻辑电路的特点是，输出不仅取决于当时输入的状态，还与电路原来的状态有关。答：时序逻辑电路按触发方式可分为“同步”和“异步”两大类。在同步时序逻辑电路中，所有触发器的时钟脉冲输入端CP 都连在一起，使所有触发器的状态变化和时钟脉冲信号CP 同步发生。在异步时序电路中，时钟

12、脉冲信号CP 只触发部分触发器，其余触发器则是由电路内部信号发出的，因此，各个触发器的状态变化有先有后，并不都与时钟脉冲CP 同步，所以异步时序逻辑电路的工作速度低于同步时序逻辑电路。答：分析时序逻辑电路可按以下步骤进行：分析电路的基本组成，写出各触发器的时钟方程、驱动方程和时序逻辑电路的输出方程。将驱动方程代入相应触发器的特性方程，求出时序逻辑电路的状态方程。根据状态方程和输出方程，列出时序逻辑电路状态转换表，画出状态转换图或时序图。根据状态表、状态图或时序图确定时序电路的逻辑功能。答：2 位计数器的模是 4，3 位计数器的模是 8，4 位计数器的模是 16。答：计数器从最大状态翻转为0 状

13、态时，计数器进位输出端输出进位信号。答：计数器从最小状态 0 翻转到最大状态时，计数器借位输出端输出借位信号。任务二 组装与测试集成二进制加法计数器一、问答题答：计数器有以下几种分类：按数字变化规律，可分为加法（递增）计数，减法（递减）计数和加/减可逆计数。按计数的进制不同，可分为二进制、十进制或N（任意）进制。按触发方式不同，可分为同步计数和异步计数。按清零方式，可分为同步清零和异步清零。按置入数据方式，可分为同步置入数据和异步置入数据。答：同步清零（或置入数据）在时钟脉冲CP 到达时刻才能清零（或置入数据），异步清零（或置入数据）则不受CP 限制。答：74LS161 是同步置数异步清零，7

14、4LS163 是同步置数同步清零。答：74LS161 的进位信号CO 是下降沿有效。由时序图可以看出，进位信号CO 在第 15 个 CP 脉冲上升沿时刻上升为高电平，在第16 个CP 脉冲上升沿时刻产生一个下降沿进位信号， CO 脉冲宽度为一个CP 周期。答：异步清零，同步置数，数据保持，加法计数二、绘图题参见教材图 4-12。参见教材图 4-13。任务三 组装与测试集成二进制加/减可逆计数器一、问答题答：74LS193 是二进制加减可逆计数器，74LS161 是二进制加法计数器。答：74LS193 为异步置数，74LS161 为同步置数。答：74LS193 是双时钟计数输入，74LS161

15、是单时钟计数输入。答：74LS193 进位信号为上升沿脉冲，74LS161 进位信号为下降沿脉冲。二、绘图题参见教材图 4-16。参见教材图 4-18。任务四 组装与测试集成十进制加/减可逆计数器一、填空题1加/减 加/减两28421BCD3UPDOWN4DOWNUP5 异 异二、绘图题1参见教材图 4-21。2参见教材图 4-23。任务五 组装与测试任意进制计数器一、填空题二，四，五，八，十，十六清零置数二、问答题答：使用异步清零法将n 进制的计数器转换为 m（nm）进制计数器时，要用第一个无效状态作为译码信号，反馈到计数器异步清零端。答：使用同步清零法将n 进制的计数器转换为 m（nm）进

16、制计数器时，要用最后一个有效状态作为译码信号，反馈到计数器同步清零端。答：使用同步置数法将n 进制的计数器转换为 m（nm）进制计数器时，可以将它输出的任何一个状态通过译码，产生一个预置数信号反馈至预置数控制端，在下一个时钟脉冲作用后计DDQQ数器就会把预置数据 的状态置入输出端 。预置控制信号消失后，计数器从被置入3030的状态开始重新计数。任务六 组装与测试多级任意进制计数器一、填空题级联大于反馈清零反馈置数二、问答题2答：把第一级的进位输出端 CO1 接到第二级的加时钟脉冲输入端 UP ，以此类推。每当低位计数器达到模数时，便向高位计数器发出进位信号，因此，可以方便地级联成多级加法计数器

17、。答：还是BCD 代码。任务七 组装与测试集成二一五一十进制计数器一、填空题两个21二五十3842154214百二、绘图题参见教材图 4-38。参见教材图 4-40。任务八 组装与测试数据寄存器一、填空题并行并行串行串行CP 时钟脉冲双向移位5n2n二、问答题答：数据寄存器和移位寄存器都可以存储二进制数据，区别在于有无移位功能。答：用n 根数据线同时输入或输出 n 个数据的方式称为数据的并行输入或并行输出方式。答：用一根数据线逐位输入或输出数据的方式称为数据的串行输入、串行输出方式。课题五组装与测试 555 时基电路和石英晶体多谐振荡器电路任务一 组装与测试 555 延时控制电路一、填空题电阻

18、分压器电压比较器RS 触发器放电电路输出级单元电路TTLCMOS高外接电阻和电容电源电压二、判断题123 三、问答题答：表示 555 集成电路内部有 3 个 5k的电阻串联构成电阻分压器。答：555 集成电路TTL 类型的电源电压为 4.516V，输出电流可达200mA；CMOS 类型的电源电压为 318V，输出电流约为 4mA。答：因为 2 脚的比较电压为 1/3UCC。CC答：因为 6 脚的比较电压为 2/3 U。答：4 脚为复位端，接低电平时输出端3 脚输出低电平。7 脚为放电端，当 3 脚输出低电平时，放电晶体管VT 导通，外接电容器通过晶体管VT 放电。CCCC答：通常高触发电平为

19、2/3 U，低触发电平为 1/3 U。答：主要作用是抑制来自电源的噪声或纹波电压，提高抗干扰能力。任务二 组装与测试 555 施密特触发器一、填空题电压转移特性回差电压二、选择题1B2C3A4A5B任务三 组装 555 时钟脉冲信号发生器一、填空题矩形脉冲高电平与低电平二、计算题解：当 RP=100k时：t 0.7(R +R )CW11P2 0.7 10 100103 10106 770103 st=0.7R C 0.7 100 103 10 106 700 103 sW2P2T t t (770 700) 103 1.47sW1W 2f 1 1 0.68HzT1.47当 R P=0k时：t

20、0.7R CW112 0.7 10 103 10 106 70 103 st=0.7R C 0W2P2T t t 70 103 sW1W 2f 1 1 14.3HzT70103故该脉冲信号发生器的输出频率范围是0.68 14.3Hz。任务四 组装与测试石英晶体秒脉冲振荡器填空题1压电2结构35课题六 半导体存储器的应用任务一 应用 ROM 制作彩灯控制器一、填空题二进制信息程序、数据和表格参数只读存储器ROM随机存储器RAM一次性擦除紫外线擦除电擦除TTLCMOS地址译码器存储矩阵输出缓冲器读/写/输出控制器数据缓冲器70FFH00H二、问答题答：如图 6-2 所示彩灯控制器电路由脉冲振荡器、

21、加法计数器、ROM 和数据缓冲器四部分组成。CD4060 是脉冲振荡器，可以输出多种频率信号，使用其中的2Hz、4Hz、8Hz 的脉冲信号来调整灯光移动速度。CD4040 是 12 级加法计数器，作用是将脉冲信号编为地址码输出。W27C512 是 E2PROM，预先存储彩灯的 32 个状态代码，其地址输入端连接CD4040，可以根据地址码输出相应的 8 位状态代码数据D7D0。74LS244 是 8 位数据缓冲器，可以同时驱动 8 只发光二极管LED 点亮。答：编程器可对ROM 芯片进行数据读/写操作。答：有 5 种工作方式。读数据方式。当CE=0 、OE/U=0 ，并有地址码输入时，从D D

22、读出该地址单元PP70的数据。无输出方式。当CE=0 、OE/U=1时，数据输出端D D 呈高阻隔离状态。PP70编程方式。在OE/UPP端加入编程电压 12V，在地址线上输入单元地址，在数据线上输入要写入的数据，在CE 端加入 100ms 下降沿脉冲时，数据就被写入到由地址码确定的存储单元中。编程禁止方式。在编程方式下，如果CE 端保持高电平，则芯片不能被编程，数据端为高阻隔离状态。未选中方式。当CE=1时，芯片处于未选中状态。在多个芯片接入数据总线时，不用的芯片处于备用状态。任务二 应用 ROM 实现组合逻辑函数解：Y =AB+AB= m（0，3）2Y =A+B= m(1,2,3)1Y =

23、A B= m（0）01012012个逻辑函数式共有A，B 两个输入变量，分别对应于ROM 的地址输入端A ，A ，其余地址输入端接地。ROM 的数据输出端 D0，D ，D 对应逻辑函数式 Y ，Y ，Y ，逻辑电路如下图所示。ROM 输出和组合逻辑函数真值表如下表所示，将8 位 ROM 输出数据转换为 16 进制，即是写入ROM 的逻辑函数输出代码。输入变量ROM 输出/逻辑函数真值表逻辑输ROM 输出和组合逻辑函数真值表A BD7D6D5D4D3D2/Y2D1/Y1D0/Y0出代码0 00000010105H0 10000001002 H1 00000001002 H1 1000001100

24、6 H任务三 应用 ROM 实现乘法运算表十进制数二进制数格雷码十进制数二进制数格雷码0解：4 位二进制数码与格雷码对应关系见下表。ABCDY Y Y Y3210ABCDY Y Y Y3210000000008100011001000100019100111012001000111010101111300110010111011111040100011012110010105010101111311011011601100101141110100170111010015111110000321位二进制数码分别对应于ROM 的地址输入端A3，A2，A1，A0，其余地址输入端接地。ROM的数据输出

25、端D3，D2，D1，D 对应于格雷码Y Y Y Y0，逻辑电路如下图所示。ROM 输出和格雷码如下表所示，将 8 位 ROM 输出数据转换为 16 进制，即是写入ROM 的逻辑代码。输入变量ROM 输出 / 逻辑函数真值表逻辑代码00ROM 输出和格雷码表ABCDD7D6D5D4D /Y33D /Y22D /Y11D /Y00000000000000H00010000000101H00100000001103H00110000001002H01000000011006 H01010000011107 H01100000010105H01110000010004 H1000000011000CH

26、1001000011010DH1010000011110F H1011000011100EH1100000010100A H1101000010110BH11100000100109H11110000100008 H任务四 学习随机存储器 RAM填空题读/写消失存储矩阵地址行列译码器选中工作禁止写入读数5 1k82k4读/写控制电路课题七 可编程逻辑器件 GAL 的应用任务一 应用 GAL 制作 8 路输出控制器一、填空题定制可编程逻辑组合逻辑时序逻辑3ICLKO、QOE4205与8或6ABEL-HDLInfo7input = D7.D0input = D7,D6,D5,D4,D3,D2,D1

27、,D08SCR9方程式真值表状态图二、问答题答：GAL16V8 的结构框图，由 7 部分构成。（1）8 个输入缓冲器。（2）8 个输出/反馈缓冲器。（3）8 个 3 态输出缓冲器。（4）8 个输出逻辑宏单元OLMC。（5）1 个时钟输入缓冲器。（6）1 个输出使能缓冲器。（7）1 个可编程的与门阵列。答：语句WHEN CTRL = =0 THEN output=!input 表示，如果控制端CTRL 等于 0， 输出逻辑等于输入逻辑取反；语句WHEN CTRL = =1 THEN output=input 表示，如果控制端CTRL 等于 1，输出逻辑等于输入逻辑。任务二 应用 GAL 制作复合

28、逻辑门电路ABELHDL 语言逻辑运算符如下表所示。运算符表达式举例说明运算优先级!A非（取反）1&A&B与2#A#B或3$A$B异或3!$A!$B异或非（同或）3ABELHDL 语言关系运算符如下表所示。运算符表达式举例说明运算优先级= =A= =B等于4!=A!=B不等于4AB小于4=AAB大于4=A=B大于或等于4运算符表达式举例说明运算优先级ABELHDL 语言算术运算符如下表所示。A求十进制补码1AB减3A+B加3*A*B乘2/A/B无符号整除2%A%B取模：无符号整除的余数2AABA 右移B 位2应用逻辑方程式描述逻辑关系的复合逻辑门用户源文件如下。moduleDS10模块名是DS

29、10gate10devicep16v8s;使用器件为P16V8S，gate10 是烧写文件名a,b,c,d,e,fpin 1,2,3,4,5,6;输入端管脚声明g,h,i,j,kpin 7,8,9,11,12;输入端管脚声明u,v,x,ypin 19,18,16,15;输出端管脚声明equations逻辑方程式关键字u=a&b&c;与逻辑门v=d#e#f;或逻辑门x=!g;非逻辑门y=!(h&i&j&k);与非逻辑门endDS10结束关键字任务三 应用 GAL 制作十进制数码显示器答：图7-19 所示电路与图 2-9 所示电路的逻辑功能完全相同，但图7-19 所示电路结构要简洁得多，不仅成本低

30、，而且电路的接线工作量也大大减少。8421BCD 码转换余 3 码逻辑电路的ABELHDL 语言用户源文件如下。moduleDS11模块名是DS11bcd3deviceP16V8s ;使用器件为P16V8S，bcd3 是烧写文件名i1,i2,i3,i4pin 1,2,3,4;a,b,c,dpin 19,18,17,16istypeCOM;定义为COM 型truth_table表格关键字(i4,i3,i2,i1-a,b,c,d)0,0,0,0-0,0,1,1;00,0,0,1-0,1,0,0;10,0,1,0-0,1,0,1;20,0,1,1-0,1,1,0;30,1,0,0-0,1,1,1;4

31、0,1,0,1-1,0,0,0;50,1,1,0-1,0,0,1;60,1,1,1-1,0,1,0;71,0,0,0-1,0,1,1;81,0,0,1-1,1,0,0;9end结束关键字任务四 应用 GAL 制作 4 位左移寄存器答：在编写器件使用语句时，简单模式为“P16V8S”，寄存器模式为“P16V8R”。答：例如，A=B 是组合逻辑赋值，把B 的值立即赋给A，没有延时，与时钟信号无关； A:=B 是寄存器赋值，在下一个时钟脉冲的有效边沿时，把B 的值赋给A，与时钟信号有关。答：GAL16V8 工作在寄存器模式下，时钟输入端是管脚1，使用控制端是管脚11。它们不可以通过编程修改为其他管脚

32、。任务五 应用 GAL 制作四进制加法计数器答：A,B,C,D.c=CLK 为 A.c=CLK，B.c=CLK，C.c=CLK，D.c=CLK 的集合，表示A，B， C，D 四个寄存器的时钟脉冲均为CLK。答：qb:=clr&(qb$qa)语句表示当 clr 为 0 时，在时钟脉冲到来时，qb=0；当 clr 为 1 时， 小括号内按异或逻辑运算后赋值，所以要加入小括号。如果不加入小括号，则先进行与逻辑运算，后进行异或逻辑运算。答：修改为“qa:=!clr&!qa”和“qb:=!clr&(qb$qa)”。任务六 应用 GAL 制作十进制加法计数器答：用户源文件中S0 = b0000 表示S0 状态为二进制 0000；S1 = b0001 表示S1 状态为二进制 0001。答：用户源文件中 state_diagram Q3,Q2,Q1,Q0表示由 Q3，Q2，Q1，Q0 四个寄存器组成状态图，state_diagram 是状态图关键字。答：表示在下一个脉