课件：绪论及工艺基础

1、集成电路原理与设计绪论及工艺基础课程目标学习利用MOS器件构建数字集成电路培养电路设计能力：根据不同设计要求（面积，速度，功耗和可靠性），进行电路分析和优化设计的能力2关于本课程联系器件和电路知识：SOC、ULSI 、MEMS方向均需要先修课程：工艺原理、器件物理、数字逻辑后续课程：集成电路设计实习考核方式：期末考试60作业25期中考试153课程教材和参考书教材：集成电路原理与设计参考书：数字集成电路设计透视，第二版，Rabaey等4课程信息贾嵩：理科2号楼2707房间，62757449，助教：课程主页：北大教学网5第一章 绪论集成电路的历史集成电路的发展规律等比例缩小原则未来发展和挑战6集成

2、电路的发展 第一个晶体管是那年发明的? A. 1945 B. 1947 C. 1951 D. 19587 发明者当时供职于哪家公司? A. IBM B. Bell Lab C. TI D. Motorola第一个晶体管8Modern-day electronics began with the invention in 1947 of the bi-polar transistor by Bardeen et.al at Bell Laboratories The evolution of IC 第一块集成电路是那年做出来的?A. 1956 B. 1958 C. 1959 D. 1961 9

3、发明者当时供职于哪家公司?A. IBM B. Bell Labs C. TI D. Motorola 第一块集成电路10In 1958 the integrated circuit was born when Jack Kilby at Texas Instruments successfully interconnected several transistors, resistors and capacitors on a single substrate 晶体管发展Transistor Bardeen et.al. (Bell Labs) in 1947Bipolar transisto

4、r Schockley in 1948First monolithic IC Jack Kilby in 1958First commercial IC logic gates Fairchild 1960TTL 1962 into the 1990sECL 1974 into the 1980s11MOSFET 工艺MOSFET transistor - Lilienfeld (Canada) in 1925 and Heil (England) in 1935CMOS 1960s, 但是有很多工艺加工问题PMOS in 1960s (calculators)NMOS in 1970s (4

5、004, 8080) for speedCMOS in 1980s 功耗优势BiCMOS, Gallium-Arsenide, Silicon-GermaniumSOI, Copper-Low K, strained silicon, High-k gate oxide.12绪论集成电路的历史集成电路的发展规律等比例缩小原则未来发展和挑战13Moores Law1965年，Gordon Moore预测单个芯片上集成的晶体管的数目每18个月可以增加一倍2300 transistors, 108 KHz clock (Intel 4004) - 197116 Million transistors

6、 (Ultra Sparc III)- 199842 Million, 2 GHz clock (Intel P4) - 2001125 Million, 3.4Ghz (Intel P4 Prescott)- 2004 Feb 02 14# of Transistors per Die15Source: ISSCC 2003 G. Moore “No exponential is forever, but forever can be delayed”摩尔定律晶体管贬值Gordon Moore在1965年提出了摩尔定律：芯片上晶体管的数目每18个月增加1倍；如果认为单个芯片的价格基本不变，这

7、相当于芯片上单个晶体管的价格同步下降的过程假设1965年一辆豪华跑车的售价是10万美元，如果该车的价格也能按照摩尔定律发展，则目前的售价如何？16$ per Transistor绪论集成电路的历史集成电路的发展规律等比例缩小原则未来发展和挑战17MOS器件的发展：按比例缩小半导体工艺技术的发展遵循摩尔定律：新工艺的特征尺寸是前代工艺的0.7倍，即器件密度为前代的2倍MOS器件的发展就是按比例缩小（scaling down）的过程18MOSFET缩小趋势19按比例缩小理论根据摩尔定律，器件尺寸不断缩小，短沟效应等二级效应出现为了抑制二级效应，在器件按比例缩小过程中需要遵守一定的规则:恒定电场原则

8、CE恒定电压原则CV准恒定电场原则QCE20按比例缩小CE原则21按比例缩小CE22工艺参数的按比例缩小器件尺寸（Tox，L，W，Xj）1/掺杂浓度（Na，Nd）电源电压（Vdd）1/器件参数的变化电场1载流子速度1耗尽区宽度1/电容1/漂移电流1/沟道电阻1电路参数的变化电路的延迟(TCV/I)1/ 好器件的功耗(PVI)1/2 很好功耗延迟乘积PDP(=PT)1/3 非常好按比例CE规则对电路影响功耗延迟积（Power-Delay-Product）PDP按3次方减小，而面积按照平方减小CE规则变化的器件集成度按平方增加，速度线性增加，而功耗平方减小成本下降，性能提高-这就是人们不断追求半导

9、体工艺进步的主要原因23绪论集成电路的历史集成电路的发展规律等比例缩小原则未来发展和挑战24微电子未来发展more moore25微电子未来发展more than moore26集成电路原理与设计集成电路制作工艺：工艺基础第二章 集成电路制作工艺2.1.1 集成电路加工的基本操作2.1.2 MOS结构和分类2.2.1 N阱CMOS工艺2.2.2 深亚微米CMOS工艺2.3.1 CMOS IC中的寄生效应2.3.2 SOI工艺2.3.3 CMOS版图设计规则282.1.1 集成电路加工的基本操作1、形成薄膜（二氧化硅、多晶硅、金属等薄层）2、形成图形（器件和互连线）3、掺 杂（调整器件特性）29

10、半导体芯片制作过程30硅片（wafer）的制作31掩模版（mask,reticle）的制作32外延衬底的制作331、形成图形半导体加工过程：将设计者提供的集成电路版图图形复制到硅片上光刻与刻蚀：半导体加工水平决定于光刻和刻蚀所形成的线条宽度34光刻（photolithography）35曝光（exposure）36刻蚀（etch）372、薄膜形成：淀积382、薄膜形成：氧化393、掺杂：扩散和注入40从器件到电路：通孔41从器件到电路：互连线42从器件到电路：多层互连43从器件到电路：多层互连44从硅片到芯片：加工后端45从硅片到芯片：加工后端46从硅片到芯片：加工后端47第二章 集成电路制作

11、工艺2.1.1 集成电路加工的基本操作2.1.2 MOS结构和分类2.2.1 N阱CMOS工艺2.2.2 深亚微米CMOS工艺2.3.1 CMOS IC中的寄生效应2.3.2 CMOS版图设计规则2.3.3 SOI工艺482.1.2 MOS结构和分类MOS器件是一个夹层结构M：是metal，金属O：是oxide，氧化物S：是semiconductor，半导体早期工艺MOS器件的栅极用金属制造，所以从栅极向下是金属，氧化物和半导体结构49MOS开关50A Switch!|VGS|An MOS Transistor数字电路把MOS管看作是一个电压控制的开关当控制电压高于阈值电压，开关闭合，低于阈值

12、电压，开关断开1、MOS器件结构MOS器件有四个端可以连接电极，分别为源，漏，栅和衬底半导体衬底表面在栅极绝缘层以下部分称为沟道区MOS在纵向是MOS结构，在横向是源沟道漏的结构51DSGBNMOS withBulk ContactMOS：栅极和衬底MOS的衬底BULK端是掺杂的半导体，一般接固定的电源和地电压因此有时候MOS器件的符号只标出GDS三端NMOS衬底接GND，PMOS衬底接VDD52DSGBNMOS withBulk ContactGSDMOS：漏，栅，源，衬栅极的隔离是靠绝缘的栅氧化层，同半导体表面上的其他三个电极隔开源极和漏极同衬底接触，源漏和衬底的隔离是靠形成的反向PN结源

13、极和漏极之间由两个PN结隔开因此，在MOS器件的工作过程中需要保持源漏同衬底之间的PN结0偏或者是反偏53MOS晶体管的基本结构源漏区：主要目的是形成源漏电极，作为开关的两端沟道区：器件的主要工作区，沟道的长度（L）和宽度（W）直接影响着沟道内的电流54MOSFET55MOS晶体管的结构参数沟道的长度（L）、宽度（W）和栅氧化层厚度（tox）直接影响着沟道电流的大小栅氧化层厚度是由工艺决定的，MOS器件的主要设计参数就是沟道长度和宽度56Gate oxiden+SourceDrainp substrateBulk (Body)Field-Oxide(SiO2)n+Polysilicon Gat

14、eLWMOS的沟道长度栅长是决定器件尺寸的关键，也是区分不同半导体加工技术换代的标志，是半导体集成度的标志，因此也称为关键尺寸（critical dimension）57Gate oxiden+SourceDrainp substrateBulk (Body)p+ stopperField-Oxide(SiO2)n+Polysilicon GateLW沟道长度的计算源漏区加工过程中掺杂向半导体表面横向扩散实际的沟道长度同设计中图形宽度并不相等58toxn+n+Cross sectionLGate oxideLdLdLGPolysilicon gateTop viewGate-bulkoverl

15、apSourcen+Drainn+WMOS的器件宽度沟道电流在WL的沟道区域内，沿着沟道长度的方向，在源漏端之间流动；沟道长度越小、宽度越大，电流也越大沟道长度受到加工工艺的限制，一般取允许的最小尺寸，即关键尺寸；而沟道宽度是主要的设计变量59Gate oxiden+SourceDrainp substrateBulk (Body)p+ stopperField-Oxide(SiO2)n+Polysilicon GateLW沟道宽度的计算对于简单的矩形栅极，沟道宽度就是有源区的宽度而对于复杂形状的mos器件，需要根据实际情况确定沟道宽度60源端漏端漏端漏端源端MOS器件的实际沟道宽度61局部氧

16、化LOCOS工艺场氧在有源区边缘形成鸟嘴使得实际的沟道宽度有所减小2、MOS器件的分类NMOS器件中的载流子是电子，源漏区是n区，衬底是p型PMOS器件中的载流子是空穴，源漏区是p区，衬底是n型为了产生导电沟道，以及源漏pn结隔离，两种器件的端电压极性相反62MOS器件的分类根据工作机制MOS分为增强型和耗尽型一般以n沟道增强型MOS举例，增强型器件在栅压小于阈值电压的时候，无法产生导电沟道耗尽型MOS器件在没有加栅压情况下就有沟道，需要加栅压才能使得沟道消失63MOS Transistors -Types and Symbols64DSGDSGGSDDSGNMOSEnhancementNMO

17、SPMOSDepletionEnhancementBNMOS withBulk Contact应用最多的是增强型NMOS和PMOSMOS作为四端器件有D,G,S,B四个电极在设计中，同类型的MOS器件的衬底一般接相同的电位，为了简便，只画出3端，而默认衬底接电源/地MOS晶体管的输入特性CMOS：增强型NMOS和PMOS目前的数字集成电路中耗尽型MOS较少使用6566MOS晶体管的分类MOS晶体管的结构特点由于具有源漏同衬底的隔离，MOS器件同双极器件相比占用面积小，集成度高MOS是绝缘栅结构，即栅极不取电流，输入阻抗高，易于电路间的直接耦合源漏对称结构使得器件具有双向导通特性，设计灵活CMO

18、S结构没有静态短路功耗由于MOS器件是少子导电，需要先产生沟道电荷，然后才能导电，因此速度比双极器件慢67第二章 集成电路制作工艺2.1.1 集成电路加工的基本操作2.1.2 MOS结构和分类2.2.1 N阱CMOS工艺2.2.2 深亚微米CMOS工艺2.3.1 CMOS IC中的寄生效应2.3.2 CMOS版图设计规则2.3.3 SOI工艺682.2.1 N阱CMOS结构和工艺衬底硅片制作阱场区氧化形成硅栅形成源、漏区制作互连线691、硅片的选择70晶向无缺陷的单晶硅片 8英寸硅片，硅片厚度约700um p型硅片，电阻率为10-50cm NMOS做在衬底上，PMOS在N阱里 CMOS反相器版

19、图：N阱工艺71有源区掺杂：NdiffPdiff？2、制作n阱热氧化形成初始氧化层作为阱区注入的掩蔽层在氧化层上开出n阱区窗口注磷在窗口下面形成n阱 退火和阱区推进723、场区氧化LOCOS工艺具体步骤生长薄层SiO2缓冲层 淀积氮化硅 刻掉场区的氮化硅和缓冲氧化层场区注入热氧化形成场氧化层73场氧向有源区侵蚀问题74局部氧化LOCOS工艺场氧在有源区边缘形成鸟嘴在缓冲层二氧化硅上淀积一层多晶硅缓冲层深亚微米工艺一般采用沟槽隔离STI75场区寄生MOS晶体管防止出现寄生沟道措施: 足够厚的场氧化层 场区注硼4、制作硅栅硅栅工艺实现了栅 和源、漏区自对准生长缓冲层 沟道区注入生长栅氧化层 淀积多

20、晶硅多晶硅掺杂光刻和刻蚀形成多晶硅栅 765、形成源和漏区n+区 作为NMOS源、漏区和n阱引出区硼注入形成PMOS的源漏区和p型衬底接触区 776、形成金属互连线在整个硅片上淀积氧化层通过光刻在氧化层上开出引线孔在整个硅片上淀积金属层 光刻形成需要的金属互连线图形 78VoutVdd n阱CMOS剖面结构79GNDVDD第二章 集成电路制作工艺2.1.1 集成电路加工的基本操作2.1.2 MOS结构和分类2.2.1 N阱CMOS工艺2.2.2 深亚微米CMOS工艺2.3.1 CMOS IC中的寄生效应2.3.2 CMOS版图设计规则2.3.3 SOI工艺802.2.2 深亚微米CMOS结构和

21、工艺81 深亚微米CMOS工艺的主要改进浅沟槽隔离双阱工艺非均匀沟道掺杂 n+/p+两种硅栅极浅的源漏延伸区硅化物自对准栅-源-漏结构多层铜互连821、浅沟槽隔离 常规CMOS工艺中的LOCOS隔离的缺点表面有较大的不平整度 鸟嘴使实际有源区面积减小 高温氧化热应力也会对硅片造成损伤和变形浅沟槽隔离的优势占用的面积小，有利于提高集成密度 不会形成鸟嘴 用CVD淀积绝缘层从而减少了高温过程 83浅沟槽隔离（STI）84光刻胶氮化硅（a）（b）（c）（d）STI抑制窄沟效应852、外延双阱工艺 单阱CMOS工艺，阱区浓度较高，阱内器件有较大的衬偏系数和源、漏区pn结电容 采用外延双阱工艺的好处由于外延层电阻率很高，可以分别根据NMOS和PMOS性能优化要求选择适当的n阱和p阱浓度 阱内的器件可以减少受到粒子辐射的影响 外延衬底有助于抑制体硅CMOS的寄生闩锁效应 86 3 沟道区的逆向掺杂结构87沟道掺杂原子数的随机涨落引起器件阈值电压参