电工与电子技术-(13)课件

1、第13章 组合逻辑电路电路本章主要内容 本章主要介绍基本逻辑门电路的功能、描述方法、逻辑函数及其化简；组合逻辑电路的分析与设计，常用中规模集成组合逻辑电路的工作原理及应用。【引例】 如何显示数字的？交通红绿灯13.1 概 述 信号模拟信号：信号的幅度和时间是连续的数字信号：信号的幅度和时间是离散的模拟信号数字信号13.1 概 述 电路模拟电路：处理模拟信号的电路，如运放、功放、电源等。数字电路：处理数字信号的电路，如编码器、译码器、计数器、寄存器等。注意： 在数字电路中，数字信号的取值只有两种：“0”和“1”，它们没有任何数值意义，只表示事物的两个对立状态，如三极管的导通与截止，电平的高与低，

2、开关的闭合与断开，指示灯的亮与灭等等，这种表示方式称为二值逻辑或数字逻辑，实现这种二值逻辑的电路就是数字逻辑电路，简称数字电路 13.1 概 述 数字电路中逻辑门电路的分类：构成元件DTL门电路 ：主要由二极管和三极管组成TTL门电路 ：主要是由三极管组成CMOS门电路 ：主要由MOS管组成是否集成分立元件逻辑门电路集成逻辑门电路小规模SSI中规模MSI大规模LSI超大规模VLSI逻辑代数13.1 概 述 数字电路研究的对象是输出与输入的逻辑关系，使用的工具为布尔代数，它最早是由英国数学家乔治布尔（George Boole）在1847年提出的，主要是研究逻辑变量之间的关系。由于数字电路中的元件

3、都是处于开关状态，故被叫做开关代数或逻辑代数。 注意：与普通代数的区别1.逻辑代数取值只有两种“0”和“1”，无数值意义；而普通代数有正数、负数等等；2.逻辑代数运算规则有和普通代数相似的规则，如结合律和分配律，但也有自己的特别规则，如反演律、吸收律等。13.2 逻辑运算及其门电路 13.2.1 基本逻辑运算及其门电路1. 与运算及其与门 与逻辑运算也称为逻辑乘，两变量的与逻辑运算可用逻辑代数式表示为与逻辑真值表有“0”出“0” 全“1”出“1”与门逻辑符号国际标准符号国际常用符号二极管与门电路13.2 逻辑运算及其门电路 三3输入与门7411（74LS11）的外形图及管脚图13.2 逻辑运算

4、及其门电路 2. 或逻辑运算及其或门 或逻辑运算也称为逻辑加，两变量的或逻辑运算可用逻辑代数式表示为或逻辑真值表有“1”出“1” 全“0”出“0”或门逻辑符号二极管或门电路13.2 逻辑运算及其门电路 四2输入或门74LS32的外形图及管脚图13.2 逻辑运算及其门电路 3. 非逻辑运算及其非门非逻辑运算就是取反逻辑，逻辑代数式表示为非逻辑真值表非门逻辑符号三极管非门电路集成TTL非门的内部电路13.2 逻辑运算及其门电路 六反相器（非门）74LS04的外形图及管脚图13.2.2 复杂逻辑运算及其门电路13.2 逻辑运算及其门电路 由上面的三种基本运算可以组合成与非运算、或非运算、与或非运算、

5、异或运算和同或运算。 1. 与非运算及其与非门两输入逻辑变量的与非运算逻辑式为与非逻辑真值表与非门逻辑符号集成TTL与非门的内部电路有“0”出“1” 全“1”出“0”13.2 逻辑运算及其门电路 四2输入与非门74LS00的外形图及管脚图2. 或非运算及其或非门13.2 逻辑运算及其门电路 两输入逻辑变量的或非运算逻辑式为有“1”出“0” 全“0”出“1”或非逻辑真值表或非门逻辑符号13.2 逻辑运算及其门电路 四2输入与非门74LS00的外形图及管脚图13.2 逻辑运算及其门电路 3. 与或非运算及其与或非门与或非运算的逻辑式为 与或非门逻辑符号双2路2-2（3）输入与或非门74LS51的外

6、形图及管脚图13.2 逻辑运算及其门电路 13.2 逻辑运算及其门电路 4. 异或、同或运算及其异或、同或门异或运算及异或门 如果两个输入逻辑变量的取值相同时，输出为“0”，取值不同时输出为“1”，这种逻辑关系称为异或逻辑运算，其表达式为 异或逻辑真值表异或门逻辑符号异或逻辑运算符号 13.2 逻辑运算及其门电路 注意：异或逻辑运算具有以下性质：四2输入异或74LS136的外形图及管脚图13.2 逻辑运算及其门电路 同或运算及同或门 如果两个输入逻辑变量的取值相同时，输出为“1”，取值不同时输出为“0”，这种逻辑关系称为同或逻辑运算，它是异或的取反。其表达式为 AB 同或逻辑真值表同或门逻辑符

7、号同或逻辑运算符号 13.2 逻辑运算及其门电路 四2输入异或/异或非门74LS136的管脚图 当MA（MB）为高电平时，门电路为异或非门（同或门），当为低电平时，为异或门。注意：13.2 逻辑运算及其门电路 13.2.3 正逻辑和负逻辑 在数字电路中，若假定高电平为“1”，低电平为“0”，称为正逻辑；若假定高电平为“0”，低电平为“1”，称为负逻辑。正逻辑负逻辑与逻辑门或逻辑门13.3 逻辑函数及化简 13.3.1 逻辑代数基本公式、常用定律及运算规则1. 基本公式（1）与运算（2）或运算（3）非运算13.3 逻辑函数及化简 2常用定律（1）交换律（2）结合律（3）分配律证明：13.3 逻辑

8、函数及化简 （4）吸收律偶是多余D（5）摩根定律证明：应用比较多D13.3 逻辑函数及化简 3. 运算规则（1）代入规则内容：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数G来替换，则等式仍然成立，这就是代入规则。 【证明】 【例13.3-1】 若等式 成立，设 ，则证明等式 成立。 将C用 代替，代入已知等式中，其左边为 等式右边为：由于 13.3 逻辑函数及化简 （2）反演规则内容：若已知逻辑函数Y的逻辑式， 则只要将Y 式中所有的“ ”换为“+”, “+”换为 “ ”,常量“0”换成“1”，“1”换成“0”，所有原变量（不带非号）换成反变量，所有反变量换成原变量，得到

9、的新的逻辑函数式即为原式Y 的反函数 （也称补函数），这就是反演规则 反演规则可用于求已知逻辑函数的反函数，但要注意下面两点： 要遵守“先与后或”的优先运算次序； 两个变量以上取反的非号要保留。 求某逻辑代数的反函数有两种方法，即直接求反和利用反演规则。13.3 逻辑函数及化简 【例13.3-2】 若某逻辑函数 ，求其反函数 。 【解】 1. 直接求反2. 利用反演规则 故利用反演规则可以很方便求得一个逻辑函数的反函数13.3 逻辑函数及化简 【解】 【例13.3-3】 利用反演规则求逻辑函数 的反函数 。 由反演规则可得 故在利用反演规则求反函数时，若求反符号下面不是一个变量，则求反符号要保

10、留13.3 逻辑函数及化简 （3）对偶规则 逻辑函数对偶式 设Y是一个逻辑函数，如果将Y中所有的“+”换成 “”， “”换成 “+” ，“1” 换成与“0”， “0” 换成与“1”，而逻辑变量形式保持不变，则所得新的逻辑函数式Yd 称为Y 的对偶式。 对偶规则内容：如果两个逻辑函数Y 和G 相等，则其对偶式Yd 和Gd 也必然相等。反之，若两个逻辑函数的对偶式相等，则这两个逻辑函数也相等。 注意：利用对偶规则可证明逻辑函数等式成立，注意在利用对偶规则求对偶式时，依然遵守“先与后或”的原则，并且两个以上变量的非号要保留13.3 逻辑函数及化简 【例13.3-4】 利用对偶规则证明等式 【证明】

11、设 它们的对偶式为由于 证得 13.3 逻辑函数及化简 【例13.3-5】 求下面逻辑函数的反函数及对偶式。【解】 根据反演规则，可得所求逻辑函数的反函数为其对偶式为13.3 逻辑函数及化简 13.3.2 逻辑关系的描述描述输出和输入逻辑关系逻辑函数式逻辑电路时序波形卡诺图真值表1. 逻辑函数式 描述输出、输入逻辑关系的逻辑代数式，就是逻辑函数式，如13.3 逻辑函数及化简 2. 真值表将输入、输出的全部取值列入表中，就构成真值表 。由真值表Y写逻辑式时，取值为“1”的项为逻辑加，而每一个Y=1对应输入为逻辑乘，输入为“0”写成反变量，输入为”1“写成原变量。当写反函数的逻辑式时，只要写取值为

12、“0”的项做逻辑加即可 。13.3 逻辑函数及化简 【例13.3-6】 下表为某逻辑函数的真值表，试写出其逻辑式。【解】 由真值表可以写出注意：此例中，当输入有奇数个高电平时，输出Y1=1；当输入有偶数个高电平时，输出Y2=1，故此逻辑电路为奇偶判别电路。 13.3 逻辑函数及化简 3. 逻辑电路用门电路符号实现输出、输入的逻辑关系即为逻辑电路。 与非门实现注：不同的逻辑电路可实现同一逻辑关系，但电路的繁简、门类型的多少不同。 13.3 逻辑函数及化简 【例13.3-7】写出如图所示逻辑电路的函数式，并列出真值表，说明电路的逻辑关系。【解】 由逻辑电路可得利用摩根定律化简得 由化简后逻辑式可得

13、其真值表 输出和输入为异或逻辑关系 13.3 逻辑函数及化简 4. 时序图注意：在数字电路中，输入、输出的高电平和低电平都有一定的范围，如TTL逻辑门输入低电平最大值为0.8V，输入高电平最小值为2V，故数字电路抗干扰能力比模拟电路强。 异或逻辑关系时序图13.3 逻辑函数及化简 【例13.3-8】 某逻辑电路的输入、输出波形如图所示，写出其真值表和输出端逻辑式，并画出用与非门实现的逻辑电路。【解】 由时序图逻辑电路的真值表 13.3 逻辑函数及化简 由真值表写出电路的逻辑式 画出逻辑电路 13.3 逻辑函数及化简 13.3.3 逻辑函数的化简1. 公式法化简 内容：利用逻辑代数的公式、定律对

14、逻辑函数进行简化。此方法要求熟练记住公式，并掌握一定的技巧。如果逻辑函数式比较复杂，可能不确定最终函数是否最简。【例13.3-.9】 化简下面逻辑函数，并说明利用了什么公式。【解】 利用摩根定律 利用公式 13.3 逻辑函数及化简 利用 利用利用 利用13.3 逻辑函数及化简 2. 卡诺图化简 （1）卡诺图 卡诺图也是表示逻辑关系的一种方法，它是将逻辑函数图形化，是一种平面方格阵图 二变量卡诺图 三变量卡诺图 四变量卡诺图 注：其中mi为最小项n变量的卡诺图其方格数为2n个，其中方格外面的数码为变量的取值 13.3 逻辑函数及化简 最小项定义：最小项：为包含所有输入变量的乘积项，每个变量仅在乘

15、积项中出现一次。 下标为对应变量取值的十进制数最小项的性质： 变量取值中只有一组取值使得某最小项为1，其它取值均为零。 所有最小项之和等于1，即 13.3 逻辑函数及化简 逻辑相邻最小项 在两个或两个以上最小项中，只有一个变量取值不同，这些最小项称为逻辑相邻 最小项。注意：为了使得几何相邻的最小项逻辑上也相邻，因此将卡诺图中的变量取值“10”和“11”对调了位置。逻辑相邻最小项逻辑相邻最小项逻辑相邻最小项逻辑相邻最小项逻辑相邻最小项13.3 逻辑函数及化简 （2）逻辑函数的卡诺图 由于卡诺图中的每一项都是最小项，通常函数逻辑式不一定是最小项之和的形式，故在画逻辑函数的卡诺图时，必须把逻辑函数式

16、转换成最小项之和的形式 ，可采用配项法。如卡诺图13.3 逻辑函数及化简 注意：画逻辑函数卡诺图除了用配项法把其转换成最小项之和方法外，也可以通过真值表和观察法得到卡诺图 。真值表111113.3 逻辑函数及化简 观察法：A=1、B=1时，Y=11111A=1、C=0时，Y=1B=1、C=1时，Y=113.3 逻辑函数及化简 【例13.3-10】 利用真值表画出下面逻辑函数的卡诺图：【解】 根据所给逻辑式写出的真值表 卡诺图中填“1”11111113.3 逻辑函数及化简 【例13.3-11】 利用观察法画出下面逻辑函数的卡诺图: 【解】 A11111111B1D111113.3 逻辑函数及化简

17、 【例13.3-12】画出下面两个逻辑函数的卡诺图:【解】 1111111111111111113.3 逻辑函数及化简 （3）逻辑函数的卡诺图化简法步骤: 画出逻辑函数卡诺图； 圈完卡诺图中所有的“1”，且圈数最少；圈“1”的规则为a. 圈“1“的个数必须为2n 个，如2个、4个、8个-；b. 圈中的“1”必须为逻辑相邻；c. 圈中含“1”的个数要尽量多，但必须为2n ；d. “1”可以被不同的圈重复圈过，但每个圈中必须有没被圈过的“1”。13.3 逻辑函数及化简 利用消去法写出每个圈的最简乘积项（与项）。其写法为a圈“1”中，将取值相同的变量写成乘积项，其中取值为“1”的变量写成原变量，取值

18、为“0”的变量写成反变量；b. 若 “1“的个数为2个，可以消去一个取值不同的变量;若圈中“1“的个数为4个，则可以消去2个取值不同的变量 ; 若圈中“1“的个数为8个，则可以消去3个取值不同的变量。结论：若圈中有2n个“1，则可消去n个变量。 把各个最简乘积项相加，即为逻辑函数的最简与或式（乘积和）。13.3 逻辑函数及化简 【例13.3-13】 利用卡诺图化简下面逻辑函数: 【解】 11111111或则同一逻辑函数，最简式不是唯一的先化成与或式111111111113.3 逻辑函数及化简 13.3 逻辑函数及化简 【例13.3-14】 试用卡诺图法化简将下列函数化成最简与或式：【解】 11

19、11111113.3 逻辑函数及化简 （4）具有无关项逻辑函数的化简无关项定义 在某些逻辑电路中，输入变量的某些取值可能不出现或者不允许取某些值，这些取值组合构成的最小项 。包含无关项的逻辑函数的表示：或包含无关项的逻辑函数的化简： 在化简带无关项的逻辑函数时，无关项可以看作为“1”，也可以看作为“0”，这要视圈中“1“ 最多（2n）而定，直到圈完”1“为止 。在卡诺图中填“1”在卡诺图中填“”13.3 逻辑函数及化简 【例13.3-15】 化简下面逻辑函数为最简与或式：【解】 11111113.3 逻辑函数及化简 【例13.3-16】已知逻辑函数为试将此逻辑函数化简成最简与或式，并用与非门实

20、现。 【解】 约束条件可改写成 11111若用与非门实现，则13.3 逻辑函数及化简 实现电路13.4 组合逻辑电路的分析与设计 13.4.1 组合逻辑电路的分析 组合逻辑电路的分析就是在给定逻辑电路情况下，通过写逻辑式、列真值表得出电路的逻辑功能。其分析步骤为： 由所给的逻辑电路写出输出端逻辑式，并化成最简与或式； 由最简与或式列出输出、输入真值表； 根据真值表分析输出和输入的逻辑关系。下面通过例题熟悉组合逻辑电路的分析。 由所给逻辑图写出输出端逻辑式为13.4 组合逻辑电路的分析与设计 【例13.4-1】试分析如图所示电路的逻辑功能。【解】 化简 由化简后的最简式写出电路的真值表 由真值表

21、可知，输出和输入为异或关系。13.4 组合逻辑电路的分析与设计 【例13.4-2】 电路如图所示，试分析其逻辑功能。 【解】 由所给逻辑图写出输出端逻辑式为 化简 由化简后的最简式写出电路的真值表 由真值表可知，当三个输入端状态相同时，输出为高电平，不同时为低电平，故此电路为判一致电路。 13.4 组合逻辑电路的分析与设计 13.4.2 组合逻辑电路的设计 组合逻辑电路设计是分析的逆过程，它是在给定逻辑要求情况下，通过列真值表、写逻辑式，化简逻辑式并变换成相应的形式，最后画出逻辑电路图。其一般步骤为： 确定输入、输出变量并进行逻辑赋值； 根据所给逻辑要求列出真值表；由真值表写出逻辑式并化简成相

22、应的形式； 画出逻辑电路图。下面也是通过例题熟悉组合逻辑电路的设计。 根据题意，设输入为A、B、C三人，同意为“1”，不同意为“0”；输出Y为决议，决议通过为“1”，不通过为“0”。 13.4 组合逻辑电路的分析与设计 【例13.4-3】设计一三人表决电路，要求A、B、C三人中只要有两个人以上同意，决议就能通过。但A具有决定权，即如果A同意，其他人不同意也能通过，试用与非门实现上述要求。【解】 根据题中的逻辑要求，可得到真值表13.4 组合逻辑电路的分析与设计 由真值表写出逻辑式并化简11111题中要求用与非门实现，故对上面逻辑函数进行两次取反，并利用摩根定律得13.4 组合逻辑电路的分析与设

23、计 实现的逻辑电路如图所示 13.4 组合逻辑电路的分析与设计 【例13.4-4】 某厂有15KW和25KW两台发电机组，用电设备有三台，即10KW、15KW和25KW。三台用电设备可能部分工作或都不工作，但不可能全工作。试设计一个由与非门实现的供电控制逻辑电路，要求使用电设备能达到最佳匹配。【解】 根据题意，输入为三台用电设备，对应设为A（10KW）、B（15KW）、C（25KW），且工作为“1”，不工作为“0”。输出为两台发电机组，对应为Y1（15KW）和Y2 （25KW），且工作为“1”，不工作为“0” 。 根据题中的逻辑要求，可得到真值表如表13.4 组合逻辑电路的分析与设计 由真值表

24、画出卡诺图并化简，得到最简与或式1111111113.4 组合逻辑电路的分析与设计 将最简与或式两次取反转换成与非式 画出用与非门实现的电路 13.5 常用中规模组合逻辑电路13.5.1 运算电路1. 加法电路（1）半加器 当只做两个一位二进制数相加而不考虑低位进位输入时， 这种加法器称为半加器。 真值表加数被加数和进位半加器输出端的逻辑式为 逻辑电路及逻辑符号 13.5 常用中规模组合逻辑电路（2）全加器 若进行两个一位二进制数相加且考虑低位进位输入时， 这种加法器称为全加器 。真值表加数被加数低位进位和高位进位全加器输出端的逻辑式为 逻辑电路及逻辑符号 13.5 常用中规模组合逻辑电路注意

25、：如果实现n位二进制数相加，则需要n个全加器。 四位串行进位的加法电路 1 1 0 0+ 0 1 0 11 0 0 0 1由此可见，串行进位方式是低位的进位输出接到高位的进位输入上，这样必须在低位做完加法后得到进位输出，才能进行高位的加法运算，因此其速度必然不高。 13.5 常用中规模组合逻辑电路注意：为了提高运算速度，在输入加数和被加数同时，产生每一位的进位输出，这就是并行进位加法电路。 1 1 0 0+ 0 1 0 11 0 0 0 1最低位进位输入CI=0 以此类推 13.5 常用中规模组合逻辑电路74LS283为集成四位并行进位加法芯片，其外形图、管脚图及逻辑符号如图所示外形图管脚图逻

26、辑符号13.5 常用中规模组合逻辑电路由两片四位并行进位加法芯片74LS283扩展为八位加法器，如图所示。八位加法器13.5 常用中规模组合逻辑电路2. 比较电路 比较电路就是比较两个二进制数的大小，比较结果有三种，即大于、等于和小于。真值表输出端的逻辑式为实现电路 一位二进制数比较电路13.5 常用中规模组合逻辑电路 多位二进制数相比较 多位二进制数相比较时，先比较高位，再比较次高位，以此类推，直到所有的位数比较完为止。74LS85为集成四位比较器，其外形图、管脚图及逻辑符号如图所示。 外形图逻辑符号管脚图IN（AB)13.5 常用中规模组合逻辑电路74LS85功能表：13.5 常用中规模组

27、合逻辑电路利用两片74LS85扩展成八位比较器：13.5 常用中规模组合逻辑电路【例13.5-1】由集成四位比较器74LS85构成的电路如图所示，试分析其工作原理。【解】 真值表如表结论：可以看出，当输入的二进制数大于或等于5时，输出为高电平，故此电路为四舍五入电路。 13.5 常用中规模组合逻辑电路13.5.2 编码器将某些高低电平信号编成二进制代码的电路，被称为编码器。 编码器的分类：编码器优先权 普通编码器 优先编码器 进制 二进制编码器 二十进制编码器 13.5 常用中规模组合逻辑电路1. 普通编码器以4线-2线普通编码器为例， 框图外形图输出函数卡诺图输出端的逻辑式：13.5 常用中

28、规模组合逻辑电路实现的电路：高电平有效低电平有效13.5 常用中规模组合逻辑电路2. 优先编码器 优先编码器的输入有优先权高低之分，优先权高的输入端优先编码。 4线-2线优先编码器 (I3I2 I1 I0)卡诺图13.5 常用中规模组合逻辑电路输出逻辑式低电平有效地4线-2线优先编码器电路13.5 常用中规模组合逻辑电路3. 集成优先编码器 74LS148为集成8线-3线优先编码器 ，其外形图、管脚图及逻辑符号如图所示。 外形图管脚图逻辑符号13.5 常用中规模组合逻辑电路74LS148功能表：注:反码输出13.5 常用中规模组合逻辑电路扩展：16线-4线优先编码器优先权高13.5 常用中规模

29、组合逻辑电路13.5.3 译码器 译码是编码的逆过程，译码器是将二进制代码译成电平信号输出，它是数字系统中常用的组合逻辑部件，常用作控制、顺序脉冲的产生及显示驱动等 。译码器分类二进制译码器 二十进制译码器 显示驱动译码器 13.5 常用中规模组合逻辑电路1. 二进制译码器以3线-8线译码器为例框图真值表输出端的逻辑式为13.5 常用中规模组合逻辑电路实现的电路注：译码器的输出等于输入的最小项，故二进制译码器也称为最小项译码器。 13.5 常用中规模组合逻辑电路集成3线-8线译码器74LS138简介 外形图管脚图逻辑符号13.5 常用中规模组合逻辑电路功能表内部电路13.5 常用中规模组合逻辑

30、电路扩展：4线-16线译码器注：除了集成3线-8线译码器74LS138外，还有集成双2线-4线译码器74LS139、集成4线-16线译码器74LS154等，这些都属于二进制译码器。13.5 常用中规模组合逻辑电路2. 二十 进制译码器（4线-10线译码器）框图集成二-十进制译码器74LS4274LS42管脚图13.5 常用中规模组合逻辑电路逻辑符号功能表输出端逻辑式为 注：当将74LS42的A3端作为选通端，以A2A1A0作为输入端，作为输出端，则可用作3线-8线译码器。13.5 常用中规模组合逻辑电路3. 显示及译码显示驱动电路 译码显示驱动电路是把二进制数码转换成能驱动显示十进制数码字符显

31、示器电平信号的电路。 常用的字符显示器有七段发光二极管字符显示器（简称LED-Light Emitting Diode）和七段液晶字符显示器（简称LCDLiquid Cristal Display）。（1）七段发光二极管字符显示器 七段发光二极管字符显示器是利用发光二极管构成七段字符显示，它可分为共阳极LED和共阴极LED LED外形图13.5 常用中规模组合逻辑电路逻辑符号共阳极LED内部电路共阴极LED内部电路COM端接高电平。当ag端接低电平时，发光二极管点亮 COM端接低电平。当ag端接高电平时，发光二极管点亮 13.5 常用中规模组合逻辑电路显示09个字符若为共阳极LED，则当a、b

32、、c、d、e、f 端加低电平，g端加高电平时，只有g端不亮，显示的数字为“0”；同理当b和c端输入低电平，而其余端输入高电平时，显示的数字为“1” 。以此类推。13.5 常用中规模组合逻辑电路（2）译码显示驱动电路 为了驱动LED，需要将4位8421BCD码转换成7个高低电平信号输出，以驱动七段字符显示器，这种译码电路也称为4线-7线译码器。 集成译码显示驱动电路有74LS47和74LS48。 74LS47驱动共阳极LED，74LS48驱动共阴极LED。 外形图13.5 常用中规模组合逻辑电路74LS48管脚图74LS48的逻辑符号74LS48的功能表13.5 常用中规模组合逻辑电路74LS4

33、7驱动共阳极数码管74LS48驱动共阴极数码管13.5 常用中规模组合逻辑电路单片机控制的译码驱动显示电路接线图13.5 常用中规模组合逻辑电路【例13.5-2】如图所示为四位数码显示电路，试分析其工作原理，并说明显示的是什么数字？【解】 工作原理略，显示数字为50.8。13.5 常用中规模组合逻辑电路4. 译码器的应用 译码器除了译码之外，还可以作为数据分配器和函数发生器。由于译码器输出为最小项（高电平有效）或最小项取反（低电平有效）的形式，而逻辑函数均可以变换成最小项之和的形式，所以利用译码器可以实现多输出的组合逻辑函数。【例13.5-3】利用集成3线-8线译码器74LS138实现下面逻辑函数：【解】 将所给的逻辑函数转换成最小项之和的形式，即13.5 常用中规模组合逻辑电路由于74LS138的输出为最小项取反，故将上面方程最小项部分两次取反，即 画出电路 13.5 常用中规模组合逻辑电路13.5.4 数据选择器 数据