整点报时数字钟设计1

1、 PAGE 22 PAGE 1 PAGE 1整点报时数字钟设计 目录 TOC o 1-3 h z u HYPERLINK l _Toc251247257 1 设计目的 PAGEREF _Toc251247257 h 3 HYPERLINK l _Toc251247258 2设计要求 PAGEREF _Toc251247258 h 3 HYPERLINK l _Toc251247259 3数字钟的基本组成及工作原理 PAGEREF _Toc251247259 h 4 HYPERLINK l _Toc251247260 3.1数字钟的构成 PAGEREF _Toc251247260 h 4 HYP

2、ERLINK l _Toc251247261 四、数字钟的工作原理 PAGEREF _Toc251247261 h 6 HYPERLINK l _Toc251247262 五、总体框图 PAGEREF _Toc251247262 h 13 HYPERLINK l _Toc251247263 六、元器件及报表 PAGEREF _Toc251247263 h 15 HYPERLINK l _Toc251247264 七、设计总结 PAGEREF _Toc251247264 h 16 HYPERLINK l _Toc251247265 八、心得体会 PAGEREF _Toc251247265 h 1

3、7 HYPERLINK l _Toc251247266 9参考文献 PAGEREF _Toc251247266 h 181、课程设计目的12、设计要求.13、数字钟的基本组成及工作原理.1 3.1数字钟的构成 3.2 单元电路设计4、 数字钟的工作原理.54.1晶体振荡器电路4.2分频器电路4.3时间计数器电路4.4译码驱动电路4.5数码管5、总体框图126、元器件及报表137、设计总结.148、心得体会159、参考文献161 设计目的1.显示时、分、秒 采用24小时进制。 2.具有校时功能，可以对小时和分单独校时，对分校验时的时候，停止分对时的进位。 3. 计时过程具有报时功能，当时间到达整

4、点前10秒进行蜂鸣报时。4为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。2设计要求1、设计指标时间以24小时为一个周期；显示时、分、秒；具有校时功能，可以对小时和分单独校时，使其校正到标准时间，计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。2、设计要求画出电路原理图；元器件及参数选择。3编写设计报告：写出设计与制作的全过程，附上相关资料和图片。3数字钟的基本组成及工作原理3.1数字钟的构成电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，

5、它直接决定计时系统的精度，将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分”显示数字进行校对调整。译码驱动显示器显示器显示器显示器显示器显示器译码驱动译码驱

6、动译码驱动译码驱动译码驱动时个位计数分十位计数分个位计数秒十位计数校时控制电路校分控制电路D触发器二分频32768晶振4060分频器时十位计数秒个位计数整点报时器数字钟的组成框图2、单元电路设计晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路分频器电路将32768z的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器

7、电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。四、数字钟的工作原理秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 ）分频器电路通常，数

8、字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。分频器电路）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器。24进制计数器：由74LS90构成的二十进制计数器，将一片74LS90设计成4进制加法计数器，另一片设置2进制加法计数器。既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而

9、构成24进制计数器。如图下：60进制计数器：由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。如图下：4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。5）校时电源电路数字钟应具有分校

10、正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。校时电源电路6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数

11、字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。 整点报时电路 电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生报时控制信号。五、总体框图整点报时数字钟总电路设计图六、元器件及报表七、设计总结从1月11日到1月15日，我们进行了为期一周的课程设计。通过这次课程设计，我拓宽了知识面，锻炼了能力，综合素质得到较大提高。安排

12、课程设计的基本目的，在于通过理论与实际的结合、人与人的沟通，进一步提高思想觉悟。尤其是观察、分析和解决问题的实际工作能力，以便培养成为能够主动适应社会主义现代化建设需要的高素质的复合型人才。作为整个学习体系的有机组成部分，课程设计虽然安排在一周进行，但并不具有绝对独立的意义。它的一个重要功能，在于运用学习成果，检验学习成果。运用学习成果，把课堂上学到的系统化的理论知识，尝试性地应用于实际设计工作，并从理论的高度对设计工作的现代化提出一些有针对性的建议和设想。检验学习成果，看一看课堂学习与实际工作到底有多大距离，并通过综合分析，找出学习中存在的不足，以便为完善学习计划，改变学习内容与方法提供实践

13、依据。对我们通信专业的本科生来说，实际能力的培养至关重要，而这种实际能力的培养单靠课堂教学是远远不够的，必须从课堂走向实践。这也是一次预演和准备毕业设计工作。通过课程设计，让我们找出自身状况与实际需要的差距，并在以后的学习期间及时补充相关知识，为求职与正式工作做好充分的知识、能力准备，从而缩短从校园走向社会的心理转型期。通过电路设计的整个过程，掌握了对电子钟的设计使用。通过理论与实际的结合，进一步深入的体会到一种学习的方法，特别对于电子设计方面。首先要明显总体的设计方案和方法，其次是对各个部件进行设计和改进，最近将各个部件进行整合和观察。基于数字电路知识的局限性，在选择元器件方面有所困难，开始

14、无从下手该使用何种元器件。通过查找资料等过程首先确定了元件，从而确定了总电路图。 总的来说，电子钟的课程设计有利于我们对电子设计的兴趣，是一次很好的理论与实际的结合，希望有更多机会进行这些课程设计。八、心得体会这次数电课程设计终于顺利完成了，在设计中遇到了很多问题，最后在崔老师的辛勤指导下，终于游逆而解。同时，在崔老师的身上我学得到很多实用的知识。总体来说,这次实习我受益匪浅.在摸索该如何设计程序使之实现所需功能的过程中,特别有趣,培养了我的设计思维,增加了实际操作能力.在让我体会到了设计的艰辛的同时,更让我体会到成功的喜悦和快乐. 这次数电课程设计,虽然短暂但是让我得到多方面的提高：1、提高

15、了我们的逻辑思维能力，使我们在逻辑电路的分析与设计上有了很大的进步。加深了我们对组合逻辑电路与时序逻辑电路的认识，进一步增进了对一些常见逻辑器件的了解。另外，我们还更加充分的认识到，数字电路这门课程在科学发展中的至关重要性2，查阅参考书的独立思考的能力以及培养非常重要，我们在设计电路时，遇到很多不理解的东西，有的我们通过查阅参考书弄明白，有的通过网络查到，但由于时间和资料有限我们更多的还是独立思考。3，相互讨论共同研究也是很重要的，经常出现一些问题，比如电路设计中的分频器的设计，开始并不理解分频器的原理，但是和其他的专业同学讨论后，理解了分频器的基本原理后，很快的设计了电路原理图。 通过这次课

16、程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。同时我认为我们的工作是一个团队的工作，团队需要个人，个人也离不开团队，必须发扬团结协作的精神。某个人的离群都可能导致导致整项工作的失败。实习中只有一个人知道原理是远远不够的，必须让每个人都知道，否则一个人的错误，就有可能导致整个工作失败。团结协作是我

17、们实习成功的一项非常重要的保证。而这次实习也正好锻炼我们这一点，这也是非常宝贵的。这次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，和与人合作共同提高，都受益非浅。在此，感谢于崔老师的细心指导，也同样谢谢同组同学之间的无私帮助！9参考文献1康华光.电子技术基础.高等教育出版社，20052潘永雄 电子线路CAD实用教程 西安电子科技大学出版社 20073郁汉琪 数字电路实验及课程设计指导书 中国电力出版社 20074祁存荣.电子技术基础实验.武汉：武汉理工大学出版社，2006 课程设计评 语课程设计成 绩指导教师（签字）年 月 日简易整点报时数字钟设计modul

18、e ly2(clock,sec1,sec2,min1,min2,hou1,hou2);input clock;output sec1,sec2,min1,min2,hou1,hou2;reg5:0 sec,min,hou;reg tun,mod;reg3:0 sec1,sec2,min1,min2,hou1,hou2;wire mt,nt;initial begin tun=1; mod=1; min=0; hou=0; sec=0; sec1=0; sec2=0; min1=0; min2=0; hou1=0; hou2=0; endalways (posedge clock) clock 标准1HZ时钟信号begin if(sec=59) begin sec=0; 秒为60进制计数器 tun=1; 每60秒产生一个进位信号tun。 end else begin sec=sec+1; tun=0; 进位信号置0。 end end assign mt=tun; 生成分的控制信号， always(posedge mt) begin if(min=59) 分钟为60进制计数器 begin min=0; mod=1; 每60分产生一个小时的进位。 end else begin min=min+1; mod=0; 分钟向小时的进位信号置0。 end end ass