定点补码一位乘法器-梁宇翔

1、PAGE 沈阳航空航天大学课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：定点补码一位乘法器的设计院（系）：计算机学院专 业：网络工程班 级：84010201班学 号：2008040102020姓 名：梁宇翔指导教师：曹一鹏完成日期：2011年1月14日沈阳航空航天大学课程设计报告 - PAGE 14-目 录 TOC o 1-3 h z HYPERLINK l _Toc282721606 第1章 总体设计方案 第1章 总体设计方案1.1 设计原理求两数X，Y乘积可以算其补码的积，进而求出XY的补码，再求原码，即可得到XY，即X补Y补=XY补。计算补码乘法需要借助一个附加

2、位Yn+1，假设X=X1X2X3Xn，Y=Y1Y2Y3Yn，设附加位Yn+1初始值为0.当YnYn+1=00时，部分积补码Z补右移一位，当YnYn+1=01时，部分积补码Z补加X补再向右移一位，当YnYn+1=10时，部分积补码Z补加-X补再向右移一位，当YnYn+1=11时，部分积补码Z补右移一位。表1.1 Booth算法操作表YnYn+1操作00Z补右移一位01加X补再向右移一位10加-X补再向右移一位11Z补右移一位结束YnYn+1=?011000或11加X补加0加-X补向右移一位是否完成8次运算开始YN图1.1 Booth算法流程图1.2 设计思路定点补码一位乘法器将由求补码电路，选择

3、电路，运算电路，移位寄存器电路和求原码电路组成。乘数输入被乘数输入求补电路求补电路移位寄存器运算电路选择电路输出结果求原码电路图1.2整体结构图沈阳航空航天大学课程设计报告 KEYWORDS * MERGEFORMAT 第2章 详细设计方案2.1 顶层方案图的设计与实现设计的乘法器为八位乘八位，因此需要八位X输入和八位Y输入，此外还需要时钟信号输入CLK和清零控制CLR以及工作控制CE1，CE2，功能控制C1,C2。结果输出为十六位，其中四位为符号位。图2.1 顶层设计图2.2 各部分功能电路的设计与实现乘法器具体将由求补码电路，选择电路，运算电路，移位寄存器电路和求原码电路组成。2.2.1求

4、补码电路一个数的补码先看符号位，若其为正数，补码等于原码，若其为负数，补码等于其原码取反加一。此处需要一个由两个与门一个或门组成的控制电路，其控制信号为输入数的符号位，当控制信号C=1时，输入的为负数，其补码为原码去反加一，当C=0时，输入数为正数，补码为其原码。电路连接完成并仿真成功后封装成芯片。图2.2求补码电路图2.2.2 被乘数选择电路选择电路由两片求补码芯片和8片被乘数选择芯片组成，其原理是现将被乘数X输入，分别求X补和-X补，由控制电路控制输出结果，C1，C3为附加位Yn+1，C2为乘数末位Yn，当C1C2C3=101时输出X补，当C1C2C3=010时，输出-X补，当C1C2C3

5、=111或000时，输出0。图2.3 被乘数选择电路图2.2.3 部分积移位寄存器电路与乘数移位寄存器本电路由八片FDCE芯片组成，CLK为共同的时钟信号CLR为清零控制，CE=1是工作，CE0shi定制，C控制电路功能，当C=1时输入，当C=0时进行移位。图2.4移位寄存器2.2.4 求原码电路本电路由其符号位作为控制信号，C=1时，输入数为负数，减一再取反，当C=0时，为正数，原码为输入数本身。图2.5求原码电路2.3 仿真结果与分析 输入X=11.001101，Y=00.110001。CLK为时钟控制信号，上升沿触发。CLR为清零控制，CLR=1时清零CE1为部分积移位寄存器的工作控制信

6、号。当CE1=1时，工作，CE2为乘数移位寄存器的工作控制型号，CE2=1时，工作。C1为部分积移位寄存器的操作控制信号，C1=1时输入，C1=0时，移位。C2为乘数移位寄存器的操作控制信号，C2=1时输入，C2=0时，移位。仿真结果得数为1111.001001111101，如下图所示。图2.6仿真波形图沈阳航空航天大学课程设计报告 第3章 编程下载与硬件测试3.1 编程下载利用Xilinx foundation f3.1的编程下载功能，将得到的*.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。3.2 硬件测试及结果分析利用XCV200实验板进行硬件功能测试。一位补码乘法器

7、的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现。沈阳航空航天大学课程设计报告 KEYWORDS * MERGEFORMAT 参考文献1 曹昕燕. EDA技术实验与课程设计M.北京：清华大学出版社，20062 范延滨.微型计算机系统原理、接口与EDA设计技术M.北京：北京邮电大学出版社，20063 王爱英.计算机组成与结构(第4版)M.北京：清华大学出版社，20064侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计M.西安:西安电子科技大学出版社,1998.5-9.5廖裕评,陆瑞强.CPLD数字电路设计-使用MAX+PLUSM.北京:清华大学

8、出版社,2001.217-221.6John F Wakerly.DIGIAL DESIGN Principles & Practices (Third Edition)M.北京:高等教育出版社,2001.446-54沈阳航空航天大学课程设计报告 附 录电路原理图沈阳航空航天大学课程设计报告课程设计总结：本次课程设计，我作的题目是定点补码一位乘法器，在课设开始时，感觉本课题有很大难度，在经过了10天的不懈努力，通过查阅图书资料，查阅网上资料，终于在老师的指导和帮助下完成了定点补码一位乘法器的设计与实现，并在成功仿真出正确的结果。这次课程设计能够顺利完成，与老师的悉心指导耐心帮助是分不开的，通过这次课程设计，使我对补码