数字电路课件：第3章门电路

1、第三章 门 电 路杭州电子科技大学电子信息学院 教材原著：数字电路 龚之春 编著第三章 门电路现代数字集成电路，就是在半导体硅一类材料的芯片上，用特殊工艺制造出大量晶体管，同时布上适当的连线，再经测试和封装而成。数字集成电路中晶体管工作在开关状态模拟电路中晶体管工作在线性状态3-1 晶体管的开关特性及反相器二极管三极管一、二极管开关特性正向阈值对硅管约为0.70.8V对锗管约为0.3V1、二极管特点二极管的近似特性曲线导通区：导通内阻，约数十欧截止区：反向内阻，约数千欧反向击穿区：击穿内阻，约数欧0.70.8V 硅管0.3V 锗管(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极 管相

2、当于一个闭合的开关。非理想情况下，导通压降：0.70.8V 硅管0.3V 锗管 可见，二极管在电路中表现为一个受外加电压vi控制的开关。当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的变化在“开”态与“关”态之间转换。tON：截止到导通所需要的时间；较小tOFF：导通到截止所需要的时间；较大，几纳秒 (2)加反向电压VR时，二极管截止，反向电流IS可忽略。 二极管相当于一个断开的开关。1.PN结加正向电压时的导电情况 PN结加正向电压时的导电情况如图所示。外电场内电场内电场IFPN结特性:单向导电性2、肖特基二极管肖特基二极管是一种专门设计的、开关时间极短的二极管，开关时间tOFF仅为10

3、0ps。另外，肖特基二极管的正向阈值电压Vth约为0.3V，也比硅管的低1、晶体管特性二、 三极管(BJT)的开关特性0.70.8V 硅管0.3V 锗管两个PN结都是正偏的0.3V0.1V0.8V0.3V0.3V 硅管0.1V 锗管三极管饱和时：饱和晶体管的等效电路BCE忽略饱和压降，C点相当于接地。三极管截止时等效电路：CBEC和E点相当于断开。三、场效应管（FET）开关结型场效应管（J-FET）：用于分立的脉冲电路及 模拟集成电路金属氧化物半导体场效应管（MOS-FET）：用于数字集成电路常用的N沟道增强型MOS管构成的反向器反向器的传输时延不论是晶体管或是场效应管的开关电路，当计及分布电

4、容及管子的开关惰性后，电路的输入、输出波形都不可能跃变，而且输出总是滞后于输入。反向器的平均时延为：第二节 早期门电路一、二极管门电路二极管门电路的缺点：1、与门的输出低电平要上浮0.7V, 而或门的输出高电平要下移0.7V 不利于实行多级逻辑运算二、二极管晶体管逻辑门（DTL）与门非门优点：实行多级逻辑运算，电平不会上浮或者下移。缺点：因为饱和管的消散时间长，门的传输时延大，可达25ns无源上拉电阻输出3-3 晶体管晶体管逻辑门（TTL）早期门电路：由分立的晶体管和电阻、二极管等构成， 体积较大，性能不够理想混合集成电路：可以部分集成，体积有所缩小， 性能得到改进集成逻辑门：所有元器件，连同

5、相应布线，都可集成在 一小片硅芯片上，形成真正的集成逻辑门， 即集成块（IC）1、标准型TTL门电路TTL与非门的基本结构+VV12312312313DTR输入级输出级中间级T4Tc22R3b1BRc4Aoe211k1.6kVc2TCCVR（+5V）e24k130以2输入与非门（1/4 7400)为代表A=0V，V0=3.6V。A=5V，V0=0.3V。TTL电路54系列：军用品， 工作温度范围74系列：民用品（工业用） 工作温度范围温度会使各参数发生变化，但总的变化不会超出图示区域范围传输时延 ，用来说明输出波形相对于输入波形延迟的概念TTL与非门多余输入端的处理一般不让多余的输入端悬空，容

6、易拾取干扰信号，造成逻辑功能混乱图3.5.32 TTL或非门的电路二、TTL门电路的外部特性及参数1、电压转换特性、噪声容限及传输时延电压转换特性又称为电压传输特性，它就是门的输出电压随输入电压变化的曲线74系列不同类型的TTL与非门的转换特性转换区输入信号的关门（截止）电平VI ,三极管导通。转换区门的输入阈值电平Vth: 曲线转折的中点所对应的输入电压对LS型约为1.0V 对S型约为1.3V 对F型约为1.5V 对标准型约为1.4V各类74系列TTL电路输入、输出电平的极限值电流参数：流入为正，流出为负OFFVONVTTL的门与门之间的级联，必须满足：前级输出逻辑电平，一定要落在后级输入逻

7、辑电平允许范围之内，如LS-TTL0.5V高电平噪声容限低电平噪声容限0.5V扇出系数： （反映负载能力强弱）:定义：门电路驱动同类门的数目。低电平时的扇出系数驱动门最大输出低电平电流（灌电流）负载门最大低电平输入电流高电平时的扇出系数驱动门最大输出高电平电流（拉电流）负载门最大高电平输入电流两个值以绝对值较小的作为门电路的标称扇出系数标准型：10 S型：10 LS型：20 F型：33拉电流负载能力灌电流负载能力电源及功耗电源中的电流尖峰，会对整个数字系统造成干扰，必须对电源总线添加去耦措施：串接高频电感或并接去耦电容，0.1uf。门截止时的功耗：门导通时的功耗：平均功耗：4、 输入端的负载特

8、性 在实际使用时，有时需要在输入端和地之间或输入端和信号源低电平之间接入电阻RP。如图3.5.21所示由图可知，RP上的压降即为反相器的输入电压vI，即 在RPR1（较小）的条件下，vI随RP几乎线性上升。但当vI上升到1.4V以后，T2和T5的发射结同时导通，将vB1钳位在2.1V左右，此时vI不再随RP的增加而上升。TTL反相器输入端负载特性曲线如图2.3.22所示。 故一般对于TTL门电路，若输入端通过电阻接地，一般当RP0.7K时，构成低电平输入方式；当RP1.5K时，构成高电平输入方式。例: 电路如图3.4.22所示，试写出各个电路输出端的表达式。解：若把两门的输出端并接起来高电平低

9、电平导通导通由于两门的输出均呈现低阻抗，并接后的电流 , 将大大超过晶体管的允许值，而使芯片烧坏。故严禁TTL图腾柱输出端并接使用三、TTL门的其他输出、输入结构1 .集电极开路门OC门的结构特点图3.3.36 如图3.3.36所示为OC门的电路和结构和符号，输出管的集电极开路允许输出端并联工作的集电极开路输出和三态输出结构允许输出端并联工作的集电极开路输出和三态输出结构集电极开路门（OC门）TTL 2输入或非门（OC门）：74LS020.3V0.3V1V1V截止截止截止A、外接上拉电阻，使输出F为高电平高电平低电平反向导通导通低电平电路功能：或非门B、符号C、输出并接线与功能d、外接负载电阻

10、RL的计算 外接电阻RL的取值合适与否，决定驱动门输出电平是否在允许值之内 当输出为高电平时，所有的驱动管都截止。RL取值不能太大，否则VOH会降低，小于VOH（min），如图3.5.40所示a. 驱动管输出为高电平时图3.5.40 输出为高电平的情况VOHIOHIIH则图3.5.40 输出为高电平的情况VOHIOHIIH其中n驱动管的个数 m负载管输入端的个数IOH每个OC门T5管截止时的漏电流；IIH负载门每个输入端的高电平输入电流b. 驱动管输出为低电平时 当驱动管输出为低电平时，若只有一个驱动门的T5管导通，则RL取值不能太小，否则VOL会提高，大于VOL（max），如图3.5.41所

11、示则：图3.5.41 输出为高电平的情况VOLIOLIIL2、三态输出门（3S门)A、三种输出状态高电平 1低电平 0高阻输出状态 Z使能端选通端01截止截止电路的工作状态完全受A的控制，0.3V1.0V截止截止高电平B、符号C、输出有条件并接三态输出标记三态门的用途：可将多个三态门的输出并接到一条总线（BUS）上，实现多路信号的串行传送利用四总线缓冲器，将四路并行输入数据D1、D2、D3、D4，变成串行数据出现在总线上，只要四个使能信号C1、C2、C3、C4轮流为低电平即可。图3.5.50 数据的双向传输五、集成电路的封装一、互补MOS反相器（CMOS）两管互为负载，故称为互补MOS电路，因

12、此在电路中见不到电阻3-6 金属氧化物半导体逻辑（MOSL）4000及14000系列，称为标准系列，VDD可选318VHC及AC等系列，VDD则可选26V1.静态CMOS门电路高电平导通截止低电平低电平低电平截止截止导通导通高电平 2.改进电路均采用带缓冲级的结构，如图3.3.23为带缓冲级的CMOS与非门电路其他类型的CMOS逻辑门图3.3.23 带缓冲级的与非门带缓冲级的CMOS门电路其输出电阻、输出高低电平均不受输入端状态的影响，电压传输特性更陡。图3.3.33为CMOS传输门的电路图及逻辑符号。3.CMOS传输门其他类型的CMOS逻辑门其中T1为NMOS管， T2为PMOS管，C和C为

13、一对互补控制信号图3.3.33 CMOS传输门电路结构及逻辑符号4、三态输出的CMOS门电路其他类型的CMOS逻辑门 其电路如图3.3.38所示，这是三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态高阻态图3.3.38 CMOS三态门的电路及符号5.OD门的逻辑符号 其他类型的CMOS逻辑门图3.3.2 OD门的逻辑符号工作原理 在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上，如图3.3.26所示OD门所以输出为低电平。二、 NMOS门电路1NMOS非门逻辑关系： 输入高电平，T1导通（2）当输入Vi为低电平0V时，2NMOS门电路（1）与非门 T1截止，输出为高电平。 所以电路实现了非逻辑。0101BLA0011输 入1110输出 与非真值表（2）或非门0101BLA0011输 入1000输出 或